[发明专利]存储器架构中的参考单元的自测试和重用方法

说明书

本公开内容涉及存储器架构中的参考单元的自测试和重用方法。集成电路包括人工智能(AI)逻辑和耦接到AI逻辑并可连接到外部处理器的嵌入式存储器。嵌入式存储器包括多个存储单元和多个参考部。通过外部处理器经由在芯片封装级的配置，选择存储器中的一个或更多个参考部用于存储器访问。外部处理器可以执行自测试过程来选择或更新一个或更多个参考部以进行存储器访问，使得存储器的错误率低于阈值。可以经由存储器中的存储器初始化控制器执行自测试过程，以在芯片级测试和重用存储器中的参考单元。嵌入式存储器可以是STT‑MRAM、SOT、OST MRAM和/或MeRAM存储器。

交叉引用

本专利申请要求于2017年10月5日向美国专利局提交的美国专利申请第15/726,084号的优先权，其全部内容通过引用合并于此。

技术领域

本专利文件总体涉及存储器的自测试，并且具体地涉及诸如人工智能芯片中的嵌入式MRAM存储器的存储器架构中的参考单元的自测试和重用。

背景技术

存储器是具有低功率和高性能特性的人工智能(AI)芯片中的重要部件，因为每个AI引擎通常由多个存储器部件组成。用于诸如静态随机存取存储器(SRAM)或磁阻随机存取存储器(MRAM)的存储器的常规测试通常使用内置的自测试/修复(BIST/R)方法来执行存储器位质量验证和修复功能。例如，Benso等人提出了用于RAM核的内置自修复(BISR)结构。参见Benso,Chiusano,Di Natale and Prinetto,“An On-Line BIST RAM ArchitecturewithSelf-Repair Capabilities,”IEEE Transactions on Reliability,第51卷第1期，2002年3月。BIST/R方法通常在晶片级执行，这需要芯片内部的适当编码逻辑、寄存器阵列、控制器和内容可寻址存储器(CAM)的关键路径。这种方法在芯片内部占用了大量空间，因为它需要插入冗余的列/行/单元阵列和架构结构。

在MRAM存储器架构中，传统上使用内置在存储器架构内的参考单元来执行自测试，以确保由于工艺电压温度(PVT)变化而导致的感测裕度，使得可以很好地感测存储的0和1的信息。例如，Na等人描述了自旋转移扭矩(STT)-RAM架构中的三种类型的参考单元/部：参考列；参考行；以及参考阵列。参见Na,Kim,Kim,Kang and Jung,“Reference-SchemeStudy and Novel Reference Scheme for Deep Submicrometer STT-RAM,”IEEETransactions on Circuits and Systems,第61卷第12期，2014年12月。MRAM存储器中的参考单元通常用于读取过程，其中将测量存储单元的电阻并将其与参考单元的电阻进行比较，以决定“1”或“0”是否正确地存储在存储单元中的每一个中。虽然参考单元可以像存储单元一样构建，但是在已知状态例如1或0下进行编程或预设。可以在工厂测试阶段对参考单元进行编程。使用参考单元的存储器自测试需要考虑哪个参考单元/部(例如参考行、参考列或参考阵列)是坏的。如果使用了参考列，并且如果参考列中的一个或更多个单元是坏的，则将通过冗余列替换该参考列。该方法通常需要更多的冗余参考单元，以便实现更好的芯片性能。然而，这增加了芯片尺寸。测试可以在晶片或芯片封装级或两者上进行。与存储器中的常规测试一样，一旦芯片被制造，则参考单元不能改变。

如上所述，当应用于具有嵌入式MRAM存储器的低功率和高性能AI芯片时，现有方法尤其具有挑战性，所述嵌入式MRAM存储器具有大的存储位但需要小的芯片尺寸。在针对移动设备设计AI芯片时，这一挑战变得至关重要。此外，与MRAM存储器中的参考单元或常规BIST/R工艺一样，冗余单元是固定的，并且一旦芯片被制造，就不能改变或重复使用。此外，自测试通常在晶片级进行，并且可能是耗时的。

发明内容