[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，包括先形成线路层于一呈透光状的承载基板上，再以密封体与导电元件进行该电子元件的贴合与密封作业，之后进行封装层、导电结构与线路结构等作业，故本发明于后续工艺无需额外加设如传统盖件(cap)结构来保护该电子元件及提供芯片作动空间，故能降低制作成本及提升生产效率，且能降低该电子封装件的整体厚度。

技术领域

本发明有关一种电子封装结构，特别涉及一种适用于感应信号的电子封装件。

背景技术

随着电子产业的发达，目前应用感测器元件或相机镜头的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装形态。

目前许多感测芯片，如LED(Light emitting diode)、MEMS(Micro-electro-mechanical Systems)、CMOS(Complementary Metal-Oxide-Semiconductor)，需要凹槽(cavity)空间进行作动或保护，其封装方式以焊接金线/铜线或以覆晶(flip chip)方式配置于承载基板上。一般工艺步骤如下：首先，将芯片设于承载基板上或承载基板的凹槽中，以覆晶方式或点胶贴合芯片的方式。接着，焊接金线以电性连接该芯片与该承载基板(覆晶方式省略此步骤)，特别是MEMS型芯片，其因需要作动空间，该种芯片多采用焊接金线以电性连接该承载基板。之后，将壳盖(cap)覆盖于该芯片上以保护芯片并提供芯片作动空间，或形成透明胶体保护芯片，其中，LED型芯片大多以透明胶体进行保护，而MEMS型芯片需以壳盖进行保护并提供芯片作动空间。

图1A为传统感测封装件1a的剖面示意图。如图1A所示，该感测封装件1a包括：一封装基板10a、一MEMS型感测芯片14、一盖件19a。所述的封装基板10a包含有线路层11。所述的感测芯片14通过胶材结合于该封装基板10a上侧，并通过多个金线140电性连接该封装基板10a。所述的盖件19a通过支撑脚190架设于该封装基板10a上并遮盖该感测芯片14上方。

然而，于该传统感测封装件1a中，采用焊接该金线140的方式所发生的缺点如下：

第一、该感测芯片14于打线上件后，以取放(pick and place)方式在该感测芯片14上增加保护用的盖件19a，此取放方式于量产工艺时，需逐一进行该盖件19a的上件作业，也就是一次安装步骤仅能设置一个盖件19a于该封装基板10a上，致使量产工艺的时间冗长而大幅提高生产成本且生产效率极差。

第二、于该感测芯片14上焊接该金线140，不仅工艺速度慢，且于大面积作业时，该封装基板10a的线路层11因等待时间过长而容易发生氧化或污染。

第三、该MEMS型感测封装件1a中欲增加其它芯片，如特殊应用集成电路(Application-specific integrated circuit，简称ASIC)型功能芯片，以进行模块化，因无法缩减该金线140的占用面积，而势必需增加该封装基板10a的板面面积，致使最终电子产品的整体面积及封装体积无法有效缩减。

为了解决上述问题，遂有应用半导体基材的硅穿孔(Through Silicon Via，简称TSV)技术进行封装。

如图1B所示，该传统感测封装件1b的制法先以蚀刻晶圆或玻璃的方式制作一整版面盖件19b，再以晶圆结合(wafer bonding)方式将一整版面MEMS型感测芯片14组合至该整版面盖件19b上，再进行切单(如图所示的切割路径L)以获取多个感测封装件1b，其中，该感测芯片14需以硅穿孔(Through Silicon Via，简称TSV)工艺制作导电硅穿孔100b，以作为电性接点(I/O)。据此，因无需进行打线工艺而能缩减该感测封装件1b的整体厚度。

然而，该传统感测封装件1b中，因制作该导电硅穿孔100b的成本昂贵、整合难度高、技术难度高及工艺冗长，致使制作成本大幅提高。