[发明专利]半导体元件

说明书

本发明公开一种半导体元件，其主要包含一浅沟隔离设于一基底内以及一第一栅极结构设于该浅沟隔离上，其中第一栅极结构又包含一第一水平部设于该浅沟隔离上、一垂直部连接该第一水平部并延伸至部分该浅沟隔离内以及一第二水平部连接该垂直部。此外半导体元件又包含一第一间隙壁设于第一栅极结构一侧壁以及浅沟隔离上，以及一第二间隙壁设于第一栅极结构另一侧壁及第二水平部上。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(Dynamic Random Access Memory,DRAM)元件的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明一实施例揭露一种半导体元件，其主要包含一浅沟隔离设于一基底内以及一第一栅极结构设于该浅沟隔离上，其中第一栅极结构又包含一第一水平部设于该浅沟隔离上、一垂直部连接该第一水平部并延伸至部分该浅沟隔离内以及一第二水平部连接该垂直部。此外半导体元件又包含一第一间隙壁设于第一栅极结构一侧壁以及浅沟隔离上，以及一第二间隙壁设于第一栅极结构另一侧壁及第二水平部上。

本发明又一实施例揭露一种半导体元件，其主要包含一浅沟隔离设于基底内以及一第一栅极结构设于浅沟隔离上并延伸至部分浅沟隔离及部分基底内，其中第一栅极结构包含一T形。更具体而言，第一栅极结构包含一水平部设于浅沟隔离以及部分基底上以及一垂直部延伸至部分浅沟隔离及部分基底内。此外半导体元件又包含第一间隙壁设于第一栅极结构一侧壁及浅沟隔离上以及第二间隙壁设于第一栅极结构另一侧壁及基底上。

附图说明

图1至图4为本发明一实施例制作半导体元件的方法示意图；

图5为本发明一实施例的半导体元件的结构示意图；

图6为本发明一实施例的半导体元件的结构示意图。

主要元件符号说明

12 基底 14 存储单元区

16 主动区(有源区) 18 浅沟隔离

20 栅极介电层 22 栅极材料层

24 硬掩模 26 材料层

28 硬掩模 30 第一栅极结构

32 第二栅极结构 34 掺杂区

36 间隙壁 38 间隙壁

40 间隙壁 42 间隙壁

44 掺杂区 46 掺杂区

48 第一水平部 50 垂直部