[发明专利]包括多数据速率存储器设备的存储设备以及存储器控制器

说明书

一种存储器控制器用于控制具有第一数据速率的第一存储块和具有第二数据速率的第二存储块。所述存储器控制器包括：存储器接口，其与所述第一存储块和所述第二存储块收发数据信号和数据选通信号；以及子控制器，其存储关于所述第一数据速率和所述第二数据速率的访问信息。所述子控制器可包括存储访问信息的延迟查找表，所述访问信息包括限定提供给所述第一存储块的第一数据选通信号的第一选通调整定时信息以及限定提供给所述第二存储块的第二数据选通信号的第二选通调整定时信息。

相关申请的交叉引用

本申请要求2017年11月8日提交的韩国专利申请号10-2017-0148321的利益，所述申请的主题据此以引用的方式并入本文。

技术领域

本发明构思涉及一种包括多数据速率存储器设备的存储设备和用于所述存储设备的存储器控制器。更具体地，本发明构思涉及一种用于存储设备的存储器控制器，其包括控制针对具有不同数据速率的存储块的操作的子控制器。

背景技术

为了控制具有不同操作速度的存储器或存储设备，通常需要多个对应通道。存储器控制器可包括对应于相应通道的通道接口，其中每个通道接口可调制参考时钟信号并且可通过连接的通道与调制的参考时钟信号同步地收发信号。

延迟锁定环(delay locked loop，DLL)电路可用于控制延迟线，使得输入参考时钟信号的相位与通过延迟线输出的反馈信号的相位匹配。主DLL电路可检测对应于锁定状态的锁定值并将所述锁定值提供给从DLL电路。

发明内容

本发明构思提供一种存储器控制器和一种包括存储器控制器的存储设备，存储器控制器能够控制具有减小的芯片尺寸和不同操作速度的多个存储器或存储设备。

在一个实施例中，本发明构思提供一种存储器控制器，其被配置成控制以第一数据速率操作的第一存储块和以不同于第一数据速率的第二数据速率操作的第二存储块。该存储器控制器包括：存储器接口，其被配置成与第一存储块和第二存储块收发数据信号和数据选通信号；以及子控制器，其包括存储访问信息的延迟查找表，访问信息包括限定提供给第一存储块的第一数据选通信号的第一选通调整定时信息以及限定提供给第二存储块的第二数据选通信号的第二选通调整定时信息。

在另一实施例中，本发明构思提供一种存储设备，其包括：第一存储块，其具有第一操作速度；第二存储块，其具有不同于第一操作速度的第二操作速度；存储器控制器，其被配置成控制第一存储块和第二存储块的操作；以及通道，其被配置成将存储器控制器与第一存储块和第二存储块连接。该存储器控制器包括：存储器接口，其被配置成通过通道与第一存储块和第二存储块收发数据信号和数据选通信号；以及子控制器，其被配置成存储关于第一操作速度和第二操作速度的访问信息，其中访问信息由子控制器顺序地提供给存储器接口。

在另一实施例中，本发明构思提供一种存储块，其包括：具有第一操作速度的第一存储块和具有不同于第一操作速度的第二操作速度的第二存储块；存储器控制器，其被配置成控制第一存储块和第二存储块的操作；以及通道，其被配置成将存储器控制器与第一存储块和第二存储块连接。该存储器控制器包括：子控制器，其被配置成基于第一存储块和第二存储块的相应操作优先级存储与第一存储块和第二存储块相关联的访问信息；以及多时钟发生器，其被配置成生成具有不同频率的多个时钟信号。

附图说明

通过结合附图的以下详细描述将更清楚地理解本发明构思的实施例，其中：

图1是示出根据本发明构思的实施例的电子系统的框图；

图2是在一个示例中进一步示出根据本发明构思的实施例的图1的存储器控制器的框图；

图3是进一步示出根据本发明构思的实施例的图1的存储设备的框图；

图4是示出可被包括在图3的存储器控制器中的延迟查找表的概念图；