[发明专利]垂直通道结构与存储元件

说明书

一种垂直通道结构包括：基底、叠层结构以及通道结构。叠层结构配置于基底上。通道结构配置于至少部分贯穿叠层结构的开口中。通道结构包括第一通道层与第二通道层。第一通道层配置于开口的底部上。第二通道层位于第一通道层上。第一通道层的电阻值小于第二通道层的电阻值。

技术领域

本发明涉及一种垂直通道结构与存储元件。

背景技术

随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(high storage density)的需求，存储器元件尺寸变得更小而且积集度更高。因此，存储器元件的型态已从平面型栅极(planar gate)结构的二维存储器元件(2D memorydevice)发展到具有垂直通道(vertical channel，VC)结构的三维存储器元件(3D memorydevice)。然而，具有垂直通道结构的三维存储元件仍需面临许多挑战。

发明内容

本发明提供一种垂直通道结构与存储元件，其可降低未被栅极(字线)控制的通道层的串电阻值，借此提升所述垂直通道结构的导电性。

本发明提供一种垂直通道结构包括：基底、叠层结构以及通道结构。叠层结构配置于基底上。通道结构配置于至少部分贯穿叠层结构的开口中。通道结构包括第一通道层与第二通道层。第一通道层配置于开口的底部上。第二通道层位于第一通道层上。第一通道层的电阻值小于第二通道层的电阻值。

本发明提供一种存储元件包括：基底、第一叠层结构、第二叠层结构、通道结构以及电荷储存层。第一叠层结构配置于基底上。第二叠层结构配置于第一叠层结构上。第二叠层结构包括交替堆叠的多个导体层与多个介电层。通道结构包括：第一通道层与第二通道层。第一通道层内埋于第一叠层结构中。第二通道层位于第一通道层上且内埋于第二叠层结构中。第一通道层的电阻值小于第二通道层的电阻值。电荷储存层配置于第二叠层结构与第二通道层之间。

本发明提供另一种存储元件包括：基底、第一叠层结构、第二叠层结构、通道结构以及电荷储存层。第一叠层结构配置于基底上。第二叠层结构配置于第一叠层结构上。第二叠层结构包括交替堆叠的多个导体层与多个介电层。通道结构包括：第一通道层与第二通道层。第一通道层内埋于第一叠层结构中且与基底接触。第二通道层位于第一通道层上且内埋于第二叠层结构中。第一通道层的电阻值小于第二通道层的电阻值。电荷储存层配置于第二叠层结构与第二通道层之间。

基于上述，本发明将第一叠层结构的掺杂介电层中的掺质扩散至第一通道层中，使得未被栅极(字线)控制的第一通道层的电阻值小于被栅极(字线)控制的第二通道层的电阻值。如此一来，便可增加本发明之垂直通道结构的导电性，进而提升具有所述垂直通道结构的存储元件的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图8A是本发明第一实施例的存储元件的制造流程的剖面示意图。

图1B至图8B分别是图1A至图8A的B-B’切线的俯视示意图。

图9是本发明第二实施例的存储元件的剖面示意图。

图10至图19是本发明第三实施例的存储元件的制造流程的剖面示意图。

【符号说明】

10、20、30：存储元件

15、15a：开口

18、18a、28：通道结构

22：空隙

25：狭缝

100：基底

101、101a、101b：叠层结构