[发明专利]存储器电路以及用于操作三维交叉点存储器阵列的方法

权利要求书

1.一种存储器电路，包括：

三维交叉点存储器阵列，具有至少M层的存储单元，设置在第一存取线和第二存取线的交叉点中，其中M为2的倍数；

用于所述M层的N个第一存取线层，每个第一存取线层包括耦接到对应列的存储单元的多个第一存取线，其中N的取值为M/2；

用于所述M层的P个第二存取线层，所述P个第二存取线层与所述N个第一存取线层交错，每个第二存取线层包括耦接到对应行的存储单元的多个第二存取线，其中P的取值为M/2+1；以及

译码器和驱动器电路，用以将共操作电压施加到一组第一存取线层中所选择的第一存取线，所述一组第一存取线层具有多于一个且少于N个的构件，所述所选择的第一存取线位于所述一组第一存取线层中的不同存取线层；

所述译码器和驱动器电路，还用以将操作电压施加到所述第二存取线层中所选择的第二存取线。

2.根据权利要求1所述的存储器电路，其中被选择的存储单元为在所述M层中设置在特定第一存取线层中的特定第一存取线与特定第二存取线的交叉点中的特定存储单元，当所述特定第一存取线层是所述一组第一存取线层的构件时，所述译码器和驱动器电路还用来选择列存储单元、行存储单元、所述一组第一存取线层以及一个或多个包括所述特定第二存取线的第二存取线层。

3.根据权利要求2所述的存储器电路，其中所述译码器和驱动器电路包括第一存取线驱动器，所述第一存取线驱动器可操作地连接到所述一组第一存取线层中多于一个第一存取线层中的共同列中的第一存取线，并且用以使所述第一存取线驱动器将所述共操作电压施加到所述一组第一存取线层中的多于一个第一存取线层中的共同列中的第一存取线。

4.根据权利要求2所述的存储器电路，其中所述译码器和驱动器电路包括多个第一存取线驱动器，其中所述多个第一存取线驱动器中的第一存取线驱动器可操作地连接到在所述一组第一存取线层中的仅一个第一存取线层中的给定列中的第一存取线，并且用以使所述多个第一存取线驱动器将所述共操作电压施加到所述一组第一存取线层中的所有第一存取线。

5.根据权利要求1所述的存储器电路，其中所述一组第一存取线层包括奇数层的第一存取线层，且其中所述译码器和驱动器电路还用来将共操作电压施加至第二组第一存取线层中所选择的第一存取线层，所述第二组第一存取线层包括偶数层的第一存取线层。

6.根据权利要求1所述的存储器电路，其中在所述三维交叉点存储器阵列中的所述存储单元包括存储元件，所述存储元件包括可编程电阻材料。

7.根据权利要求1所述的存储器电路，其中所述译码器和驱动器电路用以将共操作电压施加到一组第二存取线层中所选择的第二存取线，所述一组第二存取线层具有一个以上且少于P个的构件，所述所选择的第二存取线位于所述一组第二存取线层中的不同存取线层。

8.根据权利要求7所述的存储器电路，其中所述一组第二存取线层包括第1层和第M/2+1层的第二存取线层。

9.根据权利要求1所述的存储器电路，其中所述阵列中的所述存储单元是单向的，且其中所述译码器和驱动器电路用以将共操作电压施加到多组第二存取线层中的第二存取线，所述多组第二存取线层包括M/4组第二存取线层，其中M/4为正整数；以及

其中所述M/4组第二存取线层的每组第二存取线层包括一对第二存取线层，所述一对第二存取线层包括相邻的两个第二存取线层。