[发明专利]存储器电路以及用于操作三维交叉点存储器阵列的方法

说明书

本发明公开了一种存储器电路以及用于操作三维交叉点存储器阵列的方法，存储器电路包括三维交叉点存储器阵列，此三维交叉点存储器阵列具有设置在N个第一存取线层和P个第二存取线层的交叉点处的M层的存储单元。此存储器电路还包括第一和第二组的第一存取线驱动器。第一组第一存取线驱动器可操作地耦接以将共第一操作电压施加到奇数的第一存取线层中所选择的第一存取线。第二组第一存取线驱动器可操作地耦合以将共第一操作电压施加到偶数的第一存取线层中所选择的第一存取线。多组的第二存取线驱动器可操作地配置来将第二操作电压施加到所选择的第二存取线层中所选择的第二存取线。

技术领域

本发明属于集成电路技术领域，涉及一种存储器电路以及用于操作三维交叉点存储器阵列的方法，更具体地，本发明是有关于交叉点存储器装置和交叉点存储器装置中的译码操作。

背景技术

在三维(3D)交叉点存储器阵列中，多个存储单元彼此垂直叠层以增加在可用于存储数据的区域中的存储量。存储单元设置在交错排列的第一存取线(例如，位线或字线)和第二存取线(例如，字线或位线)的交叉点处。包括在3D交叉点存储器阵列中的存储单元的范例包括磁性随机存取存储器(MRAM)、阻变式存储器(RRAM)、铁电存储器(FRAM)、氧化硅-氮化物-氧化物半导体存储器、聚合物存储器和相变存储器。

各种电路(有时称为周边电路)可用来在3D交叉点存储器阵列中从存储单元中读取数据并且在存储单元中写入数据。范例包括感测放大器、译码器、通道栅(pass gate)、驱动器、缓冲器、寄存器等。译码器连接到用于存取线的驱动器，通过驱动器将操作电压施加到所选择的存储单元以进行读取和写入操作。译码器占用的区域取决于在3D交叉点存储器阵列中的第一存取线和第二存取线的数量。叠层更多的存储器阵列或在3D交叉点存储器阵列中增加更多层的存储单元会导致译码器更大。较大的译码器可能很复杂，需要更多区域。

提供3D交叉点存储器阵列较小且较不复杂的译码器是被期待的。

发明内容

本发明描述了一种集成电路，其包括具有M个或更多个层的存储单元的3D交叉点存储器阵列，所述存储单元设置在第一和第二存取线的交叉点处，其中译码电路可在所述层之间被共享。

3D交叉点存储器阵列的特征包括M个层、N个第一存取线层以及与N个第一存取线层交错的P个第二存取线层，并且具有设置在其间的存储单元。n从1到N的每个第一存取线层(n)包括用于对应行的存储单元的多个第一存取线。p从1到P的每个第二存取线层(p)包括用于对应列的存储单元的多个第二存取线。

在此描述的实施例中，译码器和驱动器电路被配置用以将操作电压施加到所选择和未选择行的存储单元中的第一存取线，并将操作电压施加到所选择和未选择列的存储单元中的第二存取线。

如此所述，对于在阵列中的任何存储单元的读取操作来说，通过向所选择的第一存取线施加共操作电压以及对具有多于一个构件的一组第一存取线层中未选择的第一存取线施加共操作电压，可减少用于在阵列中存取存储单元的译码负荷。因此，译码负荷会被降低。

在此，将共操作电压施加到多个存取线(即，具有多于一个构件的一组的构件)意味着多个存取线在对阵列中的任何存储单元的读取操作中接收到相同的操作电压，因此对于此读取不需要独立译码。

因此，为选择布置在特定第一存取线与特定第二存取线的交叉点中的M层中的特定存储单元，当特定第一存取线层是第一存取线组的构件时，译码器和驱动器电路会被配置用以选择一列的存储单元来识别所选择和未选择的第一存取线，选择一行的存储单元来识别所选择和未选择的第二存取线，选择该组第一存取线层来于识别包括特定第一存取线层的所选择第一存取线层和未选择第一存取线层，以及包括特定第二存取线层的一个或多个所选第二存取线层，以及未选择的第二存取线层。在所描述的实施例中，此组第一存取线层包括奇数的第一存取线层(n)，其中n为奇数。此外，译码器和驱动器电路可以被配置用以将共操作电压施加到第二组第一存取线层，其包括偶数的第一存取线层(n)，其中n是偶数。