[发明专利]存储器模块、操作其的方法和存储器模块的测试系统

权利要求书

1.一种存储器模块，包括：

多个半导体存储器设备，安装在电路板上，其中所述多个半导体存储器设备基于电源电压操作；

电源管理集成电路PMIC，安装在电路板上，其中PMIC被配置为使用输入电压生成电源电压，被配置为向所述多个半导体存储器设备提供电源电压，并且被配置为存储与第一目标电平相关联的修调控制码，所述第一目标电平与当所述多个半导体存储器设备在测试模式下正常操作时的电源电压的最小电平相对应，以及

控制设备，被配置为响应于从外部设备接收的第一控制信号来控制PMIC，

其中，在测试模式期间，PMIC被配置为调整电源电压的电平，被配置为使用调整的电源电压测试半导体存储器设备，并且被配置为基于测试的结果存储修调控制码，

其中，所述PMIC包括：

电压调节器，被配置为使用输入电压生成输出电压并且被配置为通过反馈端子接收电源电压，其中，输出电压被滤波以被提供作为电源电压；以及

电压修调电路，连接到电压调节器，其中，电压修调电路被配置为响应于从控制设备接收的第二控制信号调整电源电压的电平。

2.根据权利要求1所述的存储器模块，其中，所述电压修调电路包括：

修调控制电路，被配置为响应于第二控制信号增大或减小修调控制码的值，被配置为存储当半导体存储器设备正常操作时的修调控制码，并被配置为提供所存储的修调控制码；以及

修调电路，在第一节点处连接到电压调节器，其中，修调电路被配置为响应于修调控制码调整电源电压的电平。

3.根据权利要求2所述的存储器模块，其中，所述修调控制电路包括：

向上/向下计数器，被配置为响应于脉冲信号执行计数操作以输出计数输出信号，并且被配置为响应于向上/向下信号增大或减小计数输出信号的值；

加法器，耦合到修调电路；

寄存器，被配置为存储计数输出信号；

第一开关，被配置为响应于模式信号选择性地将寄存器连接到加法器；

非易失性存储装置；以及

第二开关，被配置为响应于熔丝控制信号，选择性地向非易失性存储装置提供存储在寄存器中的计数输出信号作为第一计数输出信号，

其中，非易失性存储装置被配置为响应于熔丝控制信号和第二开关的连接，将第一计数输出信号编程在其中的非易失性阵列中。

4.根据权利要求3所述的存储器模块，其中：

第一开关被配置为当模式信号指示测试模式时将寄存器连接到加法器；以及

第一开关被配置为当模式信号指示确定了电源电压的最小电平时将寄存器从加法器断开。

5.根据权利要求3所述的存储器模块，其中，所述第二开关被配置为响应于在确定了所述电源电压的最小电平时启用的所述熔丝控制信号，将所述寄存器连接到所述非易失性存储装置。

6.根据权利要求3所述的存储器模块，其中：

加法器被配置为当测试所述多个半导体存储器设备时，向修调电路提供存储在寄存器中的计数输出信号作为修调控制码，

加法器被配置为在确定了电源电压的最小电平之后，向修调电路提供存储在非易失性存储装置中的第一计数输出信号作为修调控制码；以及

加法器被配置为在对所述多个半导体存储器设备执行训练操作的训练模式下，向修调电路提供存储在寄存器中的计数输出信号和存储在非易失性存储装置中的第一计数输出信号之和作为修调控制码。

7.根据权利要求2所述的存储器模块，其中，所述修调电路包括：

多个修调电阻器，在第一节点处相互并联连接；以及

多个n沟道金属氧化物NMOS晶体管，每个耦合在所述多个修调电阻器中相应的一个和地电压之间，

其中，所述多个NMOS晶体管中的第一NMOS晶体管具有耦合到高电平电压的栅极；以及

除了第一NMOS晶体管之外的所述多个NMOS晶体管的每个栅极接收修调控制码的相应位。