[发明专利]一种可靠性测试结构及测试方法

说明书

本申请公开了一种可靠性测试结构，在该结构中，将第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所有漏端接触孔并联连接在一起。在利用该测试结构进行测试时，先测量并联在一起的漏端接触孔与并联在一起的第奇数条字线的电性能参数，以及并联在一起的漏端接触孔与并联在一起的第偶数条字线之间的电性能参数；再根据测量到的电性能参数测量NOR Flash中漏端接触孔与字线之间的偏移量。因此，该测试方法能够测量到整个测试区域内的所有测试样品的偏移量情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。此外，本申请还公开了一种可靠性测试方法。

技术领域

本申请涉及半导体技术领域，尤其涉及一种可靠性测试结构及测试方法。

背景技术

在非易失闪存(NOR Flash)中，为保证器件的可靠性，如图1所示，用于向存储单元的漏极11传输信号的漏端接触孔12设置在相邻两条字线131和132间的正中位置，从而保证相邻两条字线131和132分别与漏端接触孔12的间距相等。

随着非易失闪存制造工艺调整尺寸的缩小，漏端接触孔12与字线131或132(CT toWL)之间的间距随之减少，但是，存储单元的操作电压却没有明显改变，因此，漏端接触孔与相邻两条字线131和132之间的间距是否相等逐渐成为影响存储器可靠性的关键因素。若漏端接触孔12偏向相邻两条字线中的一条，则会导致漏端接触孔12与其偏向的字线之间的间距过小，如此会导致在编程/擦除循环测试过程中，会因漏端接触孔与与其偏向的字线之间发生电击穿而引起器件失效。

因而，监测漏端接触孔与字线之间的偏移量对于保证器件可靠性具有重要意义。

目前，现有的监测漏端接触孔与字线之间的偏移量的方法中，测试样品具有很大的随机性，无法保证监测到漏端接触孔偏移最差状况，从而不利于查找出工艺存在问题，并对工艺做针对性优化。

发明内容

有鉴于此，本申请提供了一种可靠性测试结构及测试方法，以在测试漏端接触孔与字线之间的偏移量过程中，确保监测到非易失闪存中漏端接触孔偏移最差状况，从而有利于查找出工艺存在问题，并对工艺做针对性优化。

为了解决上述技术问题，本申请采用了如下技术方案：

一种可靠性测试结构，用于监测非易失闪存中漏端接触孔与字线之间的偏移量；所述测试结构包括：

多条相互平行的字线和多排漏端接触孔；

其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；

在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；

第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起。

可选地，所述字线的材料为金属。

可选地，所述字线的材料为多晶硅。

可选地，所述漏端接触孔为填充有金属材料的导电孔。

可选地，所述测试结构设置于芯片的划片槽区域。

一种可靠性测试方法，所述方法用于监测非易失闪存中漏端接触孔与字线之间的偏移量，所述方法包括：

提供测试结构，所述测试结构包括多条相互平行的字线和多排漏端接触孔；其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起；