[发明专利]半导体结构及其制造方法

说明书

本发明提供了一种包括半导体衬底和至少一个图案化的介电层的半导体结构。半导体衬底包括半导体部分、至少一个第一器件、至少一个第二器件和至少一个第一伪环。在通过半导体部分围绕的第一区上设置至少一个第一器件。在第二区上设置至少一个第二器件和至少一个第一伪环，并且第二区围绕第一区。至少一个图案化的介电层覆盖半导体衬底。本发明的实施例还提供了另一种半导体结构和一种制造半导体结构的方法。

技术领域

本发明的实施例涉及半导体领域，并且更具体地，涉及半导体结构及其制造方法。

背景技术

非易失性存储器(NVM)单元阵列的制造已经集成在先进的互补金属氧化物半导体(CMOS)工艺中，从而用于智能卡和汽车应用。嵌入式NVM单元阵列的栅极高度通常高于诸如逻辑器件的外围电路的栅极高度。嵌入式NVM单元阵列和逻辑器件之间的栅极高度差导致在连续的化学机械抛光(CMP)工艺期间的凹陷问题。

发明内容

根据本发明的实施例，提供了一种半导体结构，包括：半导体衬底，包括半导体部分、至少一个第一器件、至少一个第二器件和至少一个第一伪环，在由所述半导体部分围绕的第一区上设置所述至少一个第一器件，在第二区上设置所述至少一个第二器件和所述至少一个第一伪环，所述第二区围绕所述第一区；以及至少一个图案化的介电层，设置在所述半导体衬底上。

根据本发明的实施例，还提供了一种半导体结构，包括：半导体衬底，包括有源区和围绕所述有源区的外围区、设置在所述有源区上的至少一个第一器件、设置在所述外围区上的至少一个第二器件以及设置在所述外围区上的至少一个第一伪环，其中，所述至少一个第一器件和所述至少一个第二器件由所述有源区的半导体部分间隔开；以及至少一个图案化的介电层，设置在所述半导体衬底上，其中，所述至少一个第一器件、所述至少一个第二器件和所述至少一个第一伪环嵌入在所述图案化的介电层中。

根据本发明的实施例，还提供了一种制造半导体结构的方法，包括：提供包括半导体部分的半导体衬底；在由所述半导体部分围绕的第一区上形成至少一个第一器件；在第二区上形成至少一个第二器件和至少一个第一伪环，其中，所述第二区围绕所述第一区，并且所述至少一个第一伪环围绕所述至少一个第一器件；在所述半导体衬底上形成至少一个介电层以覆盖所述至少一个第一器件、所述至少一个第二器件和所述至少一个第一伪环；以及抛光所述至少一个介电层，直到暴露所述至少一个第一器件、所述至少一个第二器件和所述至少一个第一伪环。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图32是根据本发明的一些实施例的示意性地示出制造半导体结构的方法的截面图。

图33是根据本发明的一些实施例的示意性地示出包括以阵列布置的多个集成电路组件的晶圆的顶视图。

图34是根据本发明的一些实施例的示意性地示出图33所示的部分X的放大的顶视图。

图35是根据本发明的一些可选实施例的示意性地示出图33所示的部分X的放大的顶视图。

图36A至图36B是根据本发明的一些实施例的示意性地示出制造半导体结构的方法的截面图。

图37A至图37C是根据本发明的一些可选实施例的示意性地示出制造半导体结构的方法的截面图。

具体实施方式