[发明专利]3D存储器件的制造方法及3D存储器件

说明书

本申请公开了一种3D存储器件的制造方法及3D存储器件。3D存储器件的制造方法包括：在衬底上方形成栅叠层结构；形成贯穿所述栅叠层结构的多个沟道柱，在所述多个沟道柱底部包括外延层，延伸至所述衬底；在所述多个沟道柱侧壁形成ONOPO结构；以及去除位于所述外延层上方的所述ONOPO结构，以暴露所述外延层的至少部分上表面，其中，去除位于所述外延层上方的所述ONOPO结构的步骤是分步进行的。该3D存储器件的制造方法采用分步骤蚀刻ONOPO结构的方法，可以方便地控制沟道柱底部的外延层表面的凹陷区的蚀刻深度，降低了控制蚀刻深度的工艺难度，避免因为底蚀刻或过蚀刻而出现电路断路的问题，从而提高3D存储器件的良率和可靠性。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件的制造方法及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

现有技术中，在制造3D存储器件时，在对沟道柱底部的ONOPO(氧化物-氮化物-氧化物-多晶硅-氧化物)结构进行蚀刻时，往往采用单步骤的方法直接去除位于外延层表面的ONOPO结构，由于沟道柱的变形或翘曲等原因，会导致多个位于沟道柱底部的外延层蚀刻深度不均匀的问题。并且，由于底蚀刻效应(under etch defect)和过蚀刻(over etch)效应，会导致部分沟道柱底部的外延层蚀刻不足或蚀刻过多，从而导致选择栅极管与储存晶体管之间或衬底的CMOS电路与栅极导体之间出现断路，影响3D存储器件的良率和可靠性。

期望进一步改进3D存储器件的结构及其制造方法，以控制外延层的蚀刻过程，从而提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件的制造方法及3D存储器件，其中，在蚀刻位于沟道柱底部的ONOPO结构时，采用分步蚀刻的方法，有利于控制沟道柱底部的外延层表面的凹陷区的蚀刻深度，从而提高3D存储器件的良率和可靠性。

根据本发明的一方面，提供了一种3D存储器件的制造方法，其特征在于，包括：在衬底上方形成栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体层和多个层间绝缘层；形成贯穿所述栅叠层结构的多个沟道柱，在所述多个沟道柱底部包括外延层，所述外延层延伸至所述衬底；在所述多个沟道柱侧壁依次形成阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层；以及去除位于所述外延层上方的所述阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层，以暴露所述外延层的至少部分上表面，其中，去除位于所述外延层上方的所述阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层的步骤是分步进行的。

优选地，去除位于所述外延层上方的所述阻挡介质层、电荷存储层、隧穿介质层、多晶硅层和绝缘层的步骤包括：去除所述绝缘层的底部以形成第一开口；利用所述第一开口在所述多晶硅层的底部形成第二开口；以及经所述第二开口去除位于所述外延层上方的所述阻挡介质层、电荷存储层和隧穿介质层，并去除所述绝缘层的侧壁。

优选地，所述多晶硅层的厚度包括7至9纳米；所述绝缘层的厚度包括3至5纳米。

优选地，形成所述第一开口的步骤包括：将所述多晶硅层作为停止层，采用冲压的方法形成所述绝缘层的所述第一开口，并同时去除位于所述栅叠层结构上表面之上的所述绝缘层。