[发明专利]半导体存储器件、存储器系统及其刷新方法

权利要求书

1.一种半导体存储器件，包括：

单元阵列，包括用于存储数据的多个动态随机存取存储器DRAM单元；以及

刷新控制逻辑器件，被配置为根据从外部源提供的访问场景信息来刷新所述多个DRAM单元，

其中，所述刷新控制逻辑器件被配置为参考所述访问场景信息和所述多个DRAM单元的保留特性来确定所述多个DRAM单元的刷新时间，并且被配置为根据所确定的刷新时间来刷新所述多个DRAM单元，

其中，所述访问场景信息包括：

数据保留时间，指示所述数据应该保留在所述多个DRAM单元中的持续时间；以及

总刷新时间，包括在所述数据保留时间内的至少一个非操作时段的总持续时间，在所述至少一个非操作时段内不允许对所述多个DRAM单元的外部访问。

2.根据权利要求1所述的半导体存储器件，其中，所述刷新控制逻辑器件将所述总刷新时间的与刷新窗口相对应的部分除以要刷新的单元阵列的行的数量，以计算所述刷新时间。

3.根据权利要求1所述的半导体存储器件，其中，如果所确定的刷新时间比预定值短，则所述刷新控制逻辑器件将刷新不可用信息输出到外部设备。

4.根据权利要求1所述的半导体存储器件，还包括与所述刷新控制逻辑器件通信的刷新模式寄存器，所述刷新模式寄存器包括：

刷新时间寄存器，被配置为存储所述总刷新时间；以及

失效位模式寄存器，被配置为存储对可接受的失效位的数量加以指示的值。

5.根据权利要求4所述的半导体存储器件，其中，所述刷新控制逻辑器件还包括：

刷新时钟控制器，被配置为响应于由所述刷新模式寄存器指示的所述总刷新时间和所述可接受的失效位的数量中的至少一个来调整刷新时钟的频率。

6.根据权利要求1所述的半导体存储器件，其中，所述刷新控制逻辑器件被配置为响应于外部接收的刷新启用信号，发起对所述多个DRAM单元的刷新操作。

7.根据权利要求1所述的半导体存储器件，还包括：

温度传感器，被配置为感测所述半导体存储器件的操作温度并将所感测的操作温度提供给所述刷新控制逻辑器件，

其中，所述刷新控制逻辑器件被配置为根据所感测的操作温度来调整所述刷新时间。

8.根据权利要求1所述的半导体存储器件，还包括：

命令解码器，被配置为对从所述外部源接收的命令进行解码，并响应于解码的命令来生成内部控制信号，

其中，所述命令解码器未被配置为对用于发起刷新操作的刷新命令进行解码。

9.根据权利要求8所述的半导体存储器件，还包括刷新模式寄存器，被配置为存储所述访问场景信息。

10.一种存储器系统，包括：

主机，被配置为根据访问场景，在数据保留时间期间在缓冲器中记录数据和读取数据；以及

动态随机存取存储器DRAM，与所述主机通信以接收、存储和发送所述数据，

其中，所述DRAM被提供为所述主机的缓冲器，并被配置为接收所述访问场景的时间信息，其中所述DRAM被配置为在所述访问场景的至少一个非操作时段期间，对存储从所述主机接收的数据的存储区域执行自刷新操作，

其中，所述主机被配置为通过将刷新启用信号提供给所述DRAM来发起所述DRAM的自刷新操作，

其中，所述访问场景的时间信息包括所述访问场景的至少一个非操作时段的持续时间信息，并且

其中，所述DRAM包括：刷新控制逻辑器件，被配置为通过使用所述访问场景的至少一个非操作时段的持续时间信息来计算刷新时间，所述刷新时间与发起对所述存储区域的顺序刷新的行的刷新之间的持续时间相对应。

11.根据权利要求10所述的存储器系统，其中，所述主机是图像处理设备，所述图像处理设备使用所述DRAM作为帧缓冲器以存储图像数据的帧。