[发明专利]半导体装置及为其的多个组件提供栅极结构的方法

说明书

本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法包括以下步骤。提供硅酸盐层。在所述硅酸盐层上提供高介电常数层。在所述高介电常数层上提供逸出功金属层。在所述提供高介电常数层之后，执行低温退火。在所述逸出功金属层上提供接触金属层。本公开的方法适用于明显较小的装置。

[相关申请的交叉参考]

本申请主张在2017年10月20日提出申请且名称为“用于为CMOS形成多阈值电压装置的方法”(METHOD FOR FORMING MULTI-Vt DEVICES FOR CMOS)的申请号为62/575,357的美国临时专利申请的权利以及在2018年2月16日提出申请且名称为“用于为CMOS形成多阈值电压装置的方法(METHOD FOR FORMING MULTI-Vt DEVICES FOR CMOS)”的申请号为15/898,420的美国专利申请的权利，所述美国临时专利申请及美国专利申请被转让给本申请的受让人且并入本申请供参考。

技术领域

本申请大体来说涉及形成多阈值电压装置的方法及由此形成的装置。

背景技术

对于各种应用而言，可能期望提供其中组件晶体管具有不同的阈值电压的半导体装置。这种半导体装置被称为多阈值电压(multi-threshold voltage，multi-Vt)装置。举例来说，特定的集成电路可对静态随机存取存储器(static random access memory，SRAM)及逻辑进行组合。SRAM晶体管通常需要比逻辑晶体管高的阈值电压。低阈值电压(lowthreshold voltage，LVt)晶体管可因此用于半导体装置的逻辑部分，而常规阈值电压(regular threshold voltage，RVt)晶体管可用于半导体装置的SRAM部分。因此，包含具有不同的阈值电压的晶体管的多阈值电压半导体装置是人们所期望的。

用于提供多阈值电压装置的传统方法严重依赖于堆叠，所述堆叠包括活性逸出功金属(reactive work function metal)(例如Al和/或Ti)，其放置在顶部上的中间隙逸出功金属(mid-gap work function metal)(例如TaN和/或TiN)以用于调节装置的阈值电压。举例来说，可在高介电常数层上提供由TiN/TaN/TiAlC/TiN所组成的堆叠来用作晶体管栅极。晶体管的阈值电压的改变取决于堆叠的层的厚度。TiN/TaN/TiAlC/TiN堆叠通常具有大的厚度以提供期望的阈值电压范围。举例来说，尽管对于接近二十纳米的间距而言行之有效，然而对于十几纳米的低的替换金属栅极(replacement metal gate，RMG)间距而言，放置在高介电常数层(几纳米厚)顶部上的TiN/TaN/TiAlC/TiN堆叠可能会开始合并。

半导体装置中的当前按比例缩放趋势已提供了较低的RMG间距，从而实现较高的装置密度。存在例如鳍型场效应晶体管(fin field effect transistor，finFET)、栅极环绕场效应晶体管(gate all around FET，GAA-FET)及替换金属栅极场效应晶体管(replacement metal gate FET，RMG-FET)等架构来解决按比例缩放的节点处的某些关键问题，例如短沟道效应(short channel effect，SCE)。然而，这种架构不会具体解决多阈值电压装置中的问题。尽管使用逸出功金属堆叠对于当前节点而言非常有效，然而在极端按比例缩放的节点处的较低间距处会出现问题。随着RMG间距由于按比例缩放而减小，相对厚的逸出功金属堆叠可能会合并。换句话说，考虑到极端按比例缩放的节点处的下伏表面的拓扑，厚度足以提供所期望阈值电压改变的逸出功金属堆叠可能不能够适合于可用的RMG间距。如上所述，这种堆叠可能在较低的间距处开始合并。随着多阈值电压装置按比例缩放到较小的大小，阈值电压的变化(sigma Vt)也可增大。这是由于对于大小较小的多晶体逸出功金属而言，电子逸出功(electron work function，eWF)的随机变化会加剧。