[发明专利]半导体芯片及其制造方法

说明书

本发明公开一种半导体芯片，包括：基板；晶体管，形成在所述基板上，并包括：绝缘层；以及鳍片，包括基部和与所述基部连接的凸起，其中所述凸起相对于所述基部的上表面凸出，并具有相对于所述基部的上表面凹陷的凹槽。通过凹槽的设置，可以使鳍片的宽度更加薄。从而提高半导体芯片的性能，改善短沟道效应，并因此增加控制开关和性能的灵敏度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体芯片及其制造方法。

背景技术

通常，一个晶体管包括一个或多个鳍片，因为具有较宽宽度的鳍片导致短沟道(short-channel)效应以及控制开关和性能的低灵敏度，因此鳍片的宽度优化至稍微薄的宽度会更好。

发明内容

有鉴于此，本发明提供一种半导体芯片及其制造方法，以使鳍片的宽度较薄。

根据本发明的第一方面，公开一种半导体芯片，包括：

基板；

晶体管，形成在所述基板上，并包括：

绝缘层；以及

鳍片，包括基部和与所述基部连接的凸起，其中所述凸起相对于所述基部的上表面凸出，并具有相对于所述基部的上表面凹陷的凹槽。

根据本发明的第二方面，公开一种半导体芯片，包括：

晶体管，形成在所述基板上，并包括：

绝缘层；以及

多个鳍片，每个鳍片包括基部和与相应的基部连接的凸起，其中所述凸起相对于所述基部和所述绝缘层凸出，每个凸起具有上表面，并且每个凸起的上表面的宽度相等。

根据本发明的第三方面，公开一种半导体芯片的制造方法，包括：

提供基板；

在所述基板上形成第一图案化阻挡层；

通过第一图案化阻挡层去除所述基板的一部分，以形成鳍片，其中所述鳍片包括基部和与基部连接的凸起，所述凸起相对于所述基部的上表面凸出；

形成覆盖所述基部的上表面的第二图案化阻挡层，其中所述第二图案化阻挡层具有暴露所述凸起的中空部分；

通过中空部分减薄所述凸起，其中所述鳍片形成凹槽，所述凹槽相对于基部的上表面凹陷；

去除所述第二图案化阻挡层；以及

形成覆盖所述基部和所述凸起的绝缘层，其中所述凸起相对于所述绝缘层凸出。

根据本发明的第四方面，公开一种半导体芯片的制造方法，包括：

提供基板；

在所述基板上形成第一图案化阻挡层，所述第一图案化阻挡层包括多个边缘块和位于边缘块之间的至少一个内部块；

形成覆盖所述内部块的第二图案化阻挡层；

减薄所述边缘块的宽度；

去除所述第二图案化阻挡层以暴露所述内部块；

通过暴露的内部块和减薄后的边缘块去除所述基板的一部分，以形成包括多个边缘鳍片和位于边缘鳍片之间的内部鳍片的多个鳍片，其中每个鳍片包括基部和与所述基部连接的凸起，每个凸起具有上表面，所述边缘鳍片的凸起的上表面的宽度与所述内部鳍片的凸起的上表面的宽度相等；

去除第二图案化阻挡层；

形成覆盖所述基部和所述凸起的绝缘层。

根据本发明的第五方面，公开一种半导体芯片，包括：

基板；