[发明专利]提供源极和漏极掺杂的方法以及如此形成的半导体器件

权利要求书

1.一种用于提供半导体器件的方法，包括：

在半导体底层上沉积掺杂的半导体层，所述半导体底层的至少一部分被暴露用于所述掺杂的半导体层的沉积步骤，用于所述掺杂的半导体层的掺杂剂选自p型掺杂剂和n型掺杂剂；

在一气氛中对所述掺杂的半导体层进行紫外辅助低温(UVLT)退火，所述气氛选自氧化气氛和氮化气氛，所述氧化气氛用于所述n型掺杂剂，所述氮化气氛用于所述p型掺杂剂，在所述UVLT退火期间由所述掺杂的半导体层形成牺牲层，并且通过所述UVLT退火将掺杂剂从所述掺杂的半导体层驱动到所述半导体底层的所述至少一部分中以形成掺杂的半导体底层；以及去除所述牺牲层。

2.根据权利要求1所述的方法，其中所述半导体器件包括第一区域和第二区域，所述第一区域对应于具有所述n型掺杂剂的多个第一器件，所述第二区域对应于具有所述p型掺杂剂的多个第二器件，该方法包括：

如果所述掺杂剂是所述p型掺杂剂，则在沉积所述掺杂的半导体层之前用掩模覆盖所述第一区域，如果所述掺杂剂是所述n型掺杂剂，则在沉积所述掺杂的半导体层之前用所述掩模覆盖所述第二区域，所述掩模经受所述UVLT退火。

3.根据权利要求2所述的方法，其中所述掩模是包括SiO₂层、Al₂O₃层、TiO₂层、TiN层、TaN层、Si₃N₄层、SiO₂/Si₃N₄双层、Al₂O₃/Si₃N₄双层和TiO₂/Si₃N₄双层中的至少一个的硬掩模。

4.根据权利要求2所述的方法，其中所述多个第一器件是多个第一finFET，所述多个第二器件是多个第二finFET，并且所述半导体底层是用于所述多个第一器件和所述多个第二器件中的每个的鳍。

5.根据权利要求1所述的方法，其中所述掺杂的半导体层是掺杂的Si层，并且所述半导体底层是未掺杂的Si底层。

6.根据权利要求1所述的方法，其中所述UVLT退火的退火温度为至少四百摄氏度且不高于七百摄氏度。

7.根据权利要求1所述的方法，其中UVLT退火执行步骤还在所述掺杂的半导体底层中提供至少1×10¹⁹/cm³且不大于1×10²²/cm³的掺杂浓度。

8.根据权利要求1所述的方法，其中所述n型掺杂剂包括P、As和Sb中的至少一种，并且所述p型掺杂剂包括B。

9.根据权利要求1所述的方法，其中所述UVLT退火执行步骤还包括：

确保所述掺杂的半导体层被完全消耗，使得所述牺牲层包括全部的所述半导体层。

10.根据权利要求1所述的方法，还包括：

在所述UVLT退火执行步骤之后提供金属层。

11.根据权利要求1所述的方法，其中所述掺杂的半导体底层形成沟道的一部分，所述方法还包括：

形成金属源极和金属漏极。