[发明专利]提供源极和漏极掺杂的方法以及如此形成的半导体器件

说明书

描述了一种用于提供半导体器件的方法和如此形成的器件。掺杂的半导体层沉积在半导体底层上。半导体底层的至少一部分被暴露。用于掺杂的半导体层的掺杂剂选自p型掺杂剂和n型掺杂剂。掺杂的半导体层的紫外辅助低温(UVLT)退火在一气氛中进行。该气氛选自氧化气氛和氮化气氛。氧化气氛用于n型掺杂剂。氮化气氛用于p型掺杂剂。在UVLT退火期间，牺牲层通过掺杂的半导体层形成。掺杂剂通过UVLT退火从掺杂的半导体层驱入半导体底层的所述部分中，从而形成掺杂的半导体底层。然后去除牺牲层。

技术领域

本申请总地涉及为包括finFET的CMOS结构提供源极和漏极掺杂的方法以及如此形成的半导体器件。

背景技术

CMOS器件的趋势是朝向减小的尺寸。但是，在尺寸上等比例缩小通常降低器件性能。例如，当平面CMOS器件等比例缩小到32/20nm节点时，该平面CMOS器件性能下降。因此，已经开发了鳍场效应晶体管(finFET)。与22/14nm节点处的平面CMOS器件相比，finFET可以具有更好的静电或短沟道效应(SCE)控制。因此，finFET器件以更小的尺度正在替代平面CMOS器件。

已经改进平面CMOS器件的性能的各种技术被期望扩展到finFET器件以改善finFET器件操作。一种这样的技术是嵌入源极/漏极(eSD)技术。当合适的外延材料(诸如用于pFET的掺杂的eSiGe或用于nFET的掺杂的eSi:C)与沟道相邻地生长时，eSD技术提供期望的沟道应变。这样的改变改善了平面CMOS器件的性能。然而，从平面到鳍结构的结构变化会降低从诸如eSD的技术实现的益处。来自按比例缩小的问题(诸如与相邻器件的源极-漏极合并以及源极和漏极的体积减小)也会对性能产生负面影响。

一种替代的方案(抬高的源极-漏极(rSD))以像覆层一样的方式在与间隔物相邻的未凹陷的硅鳍周围生长源极/漏极区。因此，这种方案在这里也称为覆层源极-漏极(cSD)。在此生长之后进行高温退火以将掺杂剂驱入未掺杂的鳍中。这样的高温退火的退火温度超过1000摄氏度。尽管rSD可能具有优势，但是仍存在待解决的问题。例如，由于高温退火和缺乏雪犁效应，同时实现S/D的高掺杂浓度和高的结陡峭已证明具有挑战性。为了驱动掺杂剂，界面上的自然氧化物被除去从而排除了使用更高温度的退火。由于掺杂剂的稀释，结电阻也会不期望地增大。结陡峭也会降低。由于退火引起的高热应力也会对晶片完整性和整个CMOS可制造性产生负面影响。

用于改善性能的其它方法在获得finFET技术的期望结构上表现出类似的问题。例如，硅化方法在暴露的未掺杂的鳍上沉积高掺杂的Si层。诸如Ti的金属层沉积在高掺杂的Si层上。执行热退火步骤以硅化沉积的硅层从而将掺杂剂驱动到未掺杂的鳍中。然而，掺杂剂在硅化物中的溶解度相对高。结果，雪犁效应效率低。此外，在随后的掺杂剂激活退火期间，硅化继续消耗下面的半导体材料(Si、Ge等)。这会使整个源极-漏极集成复杂化。

因此，在尝试改善半导体器件的性能方面存在各种问题。然而，由于期望增加按比例缩小到更小的节点并提高性能，所以对finFET器件的研究正在进行。

发明内容

描述了一种用于提供半导体器件的方法以及如此形成的器件。掺杂的半导体层沉积在半导体底层上。半导体底层的至少一部分被暴露。用于掺杂的半导体层的掺杂剂选自p型掺杂剂和n型掺杂剂。掺杂的半导体层的紫外辅助低温(UVLT)退火在一气氛中进行。该气氛选自氧化气氛和氮化气氛。氧化气氛可以用于n型掺杂剂。氮化气氛可以用于p型掺杂剂。在UVLT退火期间，牺牲层通过掺杂的半导体层形成。牺牲层可以是用于氮化气氛的氮化物层或用于氧化气氛的氧化物层。掺杂剂通过UVLT退火从掺杂的半导体层驱入半导体底层的该部分中，从而在掺杂的半导体底层中形成掺杂区。然后去除牺牲层。