[发明专利]一种基于SRIO总线的多核并行信号处理系统及方法

说明书

本发明公开了一种基于SRIO总线的多核并行信号处理系统及方法，涉及硬件体系结构及软件架构，基于SRIO高速交换芯片，DSP之间实现高速互联；采用异步消息机制，实现每个DSP核心运算吞吐量的最大化，能够有效提高系统整体效率及计算的并行度；本发明基于异步消息的编程模型，使得开发人员可以高效快速地实现并行信号处理算法到DSP处理单元的映射，本发明可用于雷达、数字图像处理等领域。

技术领域

本发明属于数字信号处理及并行计算技术领域，尤其涉及一种基于SRIO总线的多核并行信号处理系统及方法。

背景技术

随着信号处理精度和复杂度的增加，多核、众核信号处理系统得以广泛应用，通过将既定的信号处理算法进行并行化开发，形成能够在多个DSP(数字信号处理器)核心上并行运行的程序，从而实现对已有信号处理算法的加速，并提升相关应用的实时性能。核间基于共享存储或高速总线(位于不同处理器的核间)实现数据的分发与收集，因此多核系统的加速能力不仅取决于处理器核心的运行速度，还取决于核间通信速率。本发明针对多个多核DSP系统，提出一种基于高速通信总线(如SRIO)的并行信号处理框架，可用作各种信号处理系统的基础架构。高速通信总线不仅适用于SRIO(串行高速输入输出)，还可用HyperLink、PCIE(peripheral component interconnect express，一种高速串行计算机扩展总线标准)、GbE(千兆以太网)等总线进行替代。

现有技术提出了一种针对特定应用的信号处理系统架构，该架构由Xilinx公司的大规模FPGA器件Vertex6及TI公司的Keystone系列高性能多核DSP处理器TMS320C6678构成，其中FPGA为1片，DSP为4片。通过SRIO、GTX、PCIE或HyperLink等多种高速串行接口实现设备间的数据通信。该系统可用于SAR/ISAR成像、单脉冲探测、SAR图像匹配识别等雷达信号处理领域。该方案仅针对具体的硬件架构框架进行了描述，并没有涉及相应的软件架构，且没有针对具体的互联总线展开讨论，内容较为宽泛。

本领域中还涉及有SRIO(串行高速输入输出)总线架构下硬件平台的调制解调硬件抽象层设计方法，尤其涉及其中基于DSP(数字信号处理器)的调制解调硬件抽象层(以下简称MHAL)的实现方法。通过创建目的组件LD与目的设备PD的映射表、本地组件LD注册表、本地组件LD与组件任务信号量的映射表等一系列关键信息，将DSP底层硬件与上层软件应用分开，采用标准的架构来约束软件的开发和部署，以确保软件的可移植性、可重用性和可扩展性。其侧重点在于SRIO总线的应用以及对组件设备的抽象，而对上层算法部署涉及较少。

研究学者还提出一种基于GbE与SRIO的并行计算系统及其采用的并行计算方法。外部输入接口通过所述数据输入模块向Master输入待处理数据，由Master将所述待处理数据平均分配给可用的slave，每一个slave接收到相应的待处理数据，按照slave的内核数将所述相应的待处理数据平均分配给该slave的内核以便由对应的内核进行相应的执行，且将执行结果返回给Master，由Master将所有slave返回的执行结果合并，并通过数据输出模块经外部输出接口输出。该专利描述的计算方法方法中有关数据的分配较为机械，灵活性稍显不足，由于加入了GbE，其更适用于多个独立子系统组成的大规模分布式信号处理系统。

目前，研究学者还对并行处理技术的发展背景及概况进行了总结，并对处理单元、并行处理机网络结构、并行算法和任务调度算法进行了讨论，其侧重点在于对已有技术的分析与梳理。此外，还具体对ADI公司的DSP器件ADSP21160与TI公司的DSP器件TMS320C67x进行了对比性的介绍。最后，作者FFT算法的并行化展开了讨论。该技术对具体体系结构及算法的实际操作涉及较少，且对核间或处理器间通信的实现也有所欠缺。