[发明专利]用于生成正电压和负电压的电压倍增器电路

权利要求书

1.一种电路，包括：

电压倍增器电路，包括：

第一节点，当所述电压倍增器电路被配置用于以正电压升压模式操作时，被配置为接收第一电压，并且当所述电压倍增器电路被配置用于以负电压升压模式操作时，被配置为输出负电压；

第二节点，当所述电压倍增器电路被配置用于以所述正电压升压模式操作时，被配置为输出超过所述第一电压的正电压，并且当所述电压倍增器电路被配置用于以负电压升压模式操作时，被配置为接收超过所述负电压的第二电压；和

具有相同导电类型并共享公共主体的多个晶体管，所述公共主体未与所述多个晶体管中的任何晶体管的源极连接；以及

偏置生成器电路，被耦合以从所述第一节点接收第一电压并且从所述第二节点接收第二电压，所述偏置生成器电路被配置为将所述第一电压和所述第二电压中的较低电压施加到所述公共主体。

2.根据权利要求1所述的电路，其中所述偏置生成器电路包括：第一偏置晶体管和第二偏置晶体管，具有在所述第一节点和所述第二节点之间的、在公共源极处串联耦合的源极-漏极路径，并且其中所述第一偏置晶体管和所述第二偏置晶体管的栅极分别交叉耦合到所述第二偏置晶体管和所述第一偏置晶体管的漏极。

3.根据权利要求2所述的电路，其中所述第一偏置晶体管和所述第二偏置晶体管具有与所述电压倍增器电路的所述多个晶体管相同的导电类型。

4.根据权利要求3所述的电路，其中所述第一偏置晶体管和所述第二偏置晶体管的源极和漏极与所述电压倍增器电路的所述多个晶体管的源极和漏极形成在所述公共主体中。

5.根据权利要求1所述的电路，其中所述电压倍增器电路包括：

第一中间节点和第二中间节点，分别被电容性地耦合以接收第一时钟信号以及与所述第一时钟信号相位相反的信号；和

第三中间节点和第四中间节点，分别被电容性地耦合以接收第二时钟信号以及与所述第二时钟信号相位相反的信号。

6.根据权利要求5所述的电路，其中所述电压倍增器电路的所述多个晶体管包括以交叉耦合配置连接的第一晶体管和第二晶体管，其中所述第一晶体管耦合在所述第一节点和所述第一中间节点之间，并且其中所述第二晶体管耦合在所述第一节点和所述第二中间节点之间。

7.根据权利要求6所述的电路，还包括以交叉耦合配置连接的第三晶体管和第四晶体管，其中所述第三晶体管耦合在所述第一中间节点和所述第三中间节点之间，并且其中所述第四晶体管耦合在所述第二中间节点和所述第四中间节点之间。

8.根据权利要求7所述的电路，还包括：

第五晶体管，耦合在所述第一中间节点和所述第二节点之间，并且具有耦合到所述第三中间节点的控制端子；和

第六晶体管，耦合在所述第二中间节点和所述第二节点之间，并且具有耦合到所述第四中间节点的控制端子。

9.根据权利要求8所述的电路，其中所述第一晶体管至所述第六晶体管都是n沟道MOS晶体管。

10.根据权利要求9所述的电路，其中所述第一晶体管至所述第六晶体管以三阱技术实现，所述三阱技术包括p型区域、在所述p型区域中的隔离的n型阱和在所述隔离的n型阱中形成所述公共主体的p型阱。

11.根据权利要求10所述的电路，还包括附加偏置，所述附加偏置用于将所述隔离的n型阱偏置在等于或高于在所述p型区域处的电压和在所述公共主体处的电压的电压电平。

12.根据权利要求10所述的电路，其中所述偏置生成器电路包括：第一偏置晶体管和第二偏置晶体管，具有在所述第一节点和所述第二节点之间的、在公共源极处串联耦合的源极-漏极路径，并且其中所述第一偏置晶体管和所述第二偏置晶体管的栅极分别交叉耦合到所述第二偏置晶体管和所述第一偏置晶体管的漏极。