[发明专利]用于生成正电压和负电压的电压倍增器电路

说明书

本公开的实施例涉及用于生成正电压和负电压的电压倍增器电路。一种电压倍增器电路支持既在正电压升压模式中操作以从第一节点到第二节点正向升压，又在负电压升压模式中操作以从第二节点到第一节点负向升压。电压倍增器电路由共享公共主体的相同导电类型的晶体管形成，该公共主体未与任何的电压倍增器电路晶体管的源极连接。偏置生成器电路被耦合以从第一节点接收第一电压并从第二节点接收第二电压。偏置生成器电路操作以将第一电压和第二电压中的较低电压施加到公共主体。

优先权要求

本申请要求2017年10月23日提交的美国临时专利申请No.62/575692的优先权，其公开内容通过引用并入本文。

技术领域

本发明涉及被配置为生成正电压和负电压的电压倍增(例如，双倍)电路。

背景技术

参考图1，其示出了电压倍增器电路100的电路图。电路100包括n沟道MOS晶体管MN1(具有耦合到节点A的源极端子和耦合到节点NA1的漏极端子)和n沟道MOS晶体管MN2(具有耦合到节点A的源极端子和耦合到节点NA2的漏极端子)。晶体管MN1和晶体管MN2交叉耦合，其中晶体管MN1的栅极端子在节点NA2耦合到晶体管MN2的漏极端子，并且晶体管MN2的栅极端子在节点NA1耦合到晶体管MN1的漏极端子。

电路100还包括n沟道MOS晶体管MN3(具有耦合到节点NA1的源极端子和耦合到节点NB1的漏极端子)和n沟道MOS晶体管MN4(具有耦合到节点NA2的源极端子和耦合到的节点NB2的漏极端子)。晶体管MN3和晶体管MN4交叉耦合，其中晶体管MN3的栅极端子在节点NA2耦合到晶体管MN4的源极端子，并且晶体管MN4的栅极端子在节点NA1耦合到晶体管MN3的源极端子。

电路100还包括n沟道MOS晶体管MN5(具有耦合到节点B的漏极端子和耦合到节点NA1的源极端子)和n沟道MOS晶体管MN6(具有耦合到节点B的漏极端子和耦合到节点NA2的源极端子)。晶体管MN5的栅极端子耦合到节点NB1，并且晶体管MN6的栅极端子耦合到节点NB2。

电容器C1具有耦合到节点NA1的一个端子和被耦合以接收时钟信号CK的另一端子。电容器C2具有耦合到节点NA2的一个端子和被耦合以接收时钟信号CKN(其是时钟信号CK的逻辑反相)的另一端子。自举电容器Cbs1具有耦合到节点NB1的一个端子和被耦合以接收时钟信号CKH的另一端子。自举电容器Cbs2具有耦合到节点NB2的一个端子和被耦合以接收时钟信号CKHN(其是时钟信号CKH的逻辑反相)的另一端子。

使用在图2中所示的时钟电压升压电路110从时钟信号CK和CKN生成时钟信号CKH和CKHN。电路110包括n沟道MOS晶体管112(具有耦合到正电源电压节点VDD的源极端子和耦合到节点114的漏极端子)和n沟道MOS晶体管116(具有耦合到VDD节点的源极端子和耦合到节点118的漏极端子)。晶体管112和晶体管116交叉耦合，其中晶体管112的栅极端子在节点118耦合到晶体管116的漏极端子，并且晶体管116的栅极端子在节点114耦合到晶体管112的漏极端子。

电容器C1'具有耦合到节点114的一个端子和被耦合以接收时钟信号CK的另一端子。电容器C2'具有耦合到节点118的一个端子和被耦合以接收时钟信号CKN的另一端子。

CMOS反相器120具有耦合到VDD节点的输入和生成时钟信号CKH的输出。反相器120中的p沟道MOS晶体管的源极端子耦合到节点114，并且反相器120中的n沟道MOS晶体管的源极端子被耦合以接收时钟信号CK。

CMOS反相器122具有耦合到VDD节点的输入和生成时钟信号CKHN的输出。反相器122中的p沟道MOS晶体管的源极端子耦合到节点118，并且反相器122中的n沟道MOS晶体管的源极端子被耦合以接收时钟信号CKN。