[发明专利]一种时序及波形生成装置及方法

权利要求书

1.一种时序及波形生成装置，其特征在于，包括：一向量发生器、分别与所述向量发生器连接的多组时序及波形处理单元；每组时序及波形处理单元由一个时序产生器和一个波形控制器构成，时序产生器与波形控制器连接；

所述向量发生器用于为所述多组时序及波形处理单元提供测试向量和时序信息；

所述时序产生器用于根据时序信息产生定时沿；

所述波形控制器用于根据定时沿将该测试向量转换成波形信号。

2.根据权利要求1所述的时序及波形生成装置，其特征在于，所述向量发生器由一个向量存储器、一个序列控制器和一个时序存储器构成；所述的向量存储器、序列控制器和时序存储器依次连接。

3.根据权利要求2所述的时序及波形生成装置，其特征在于，所述向量存储器用于存储所述多组时序及波形处理单元测试所需测试向量；所述时序储存器用来存储多组时序及波形处理单元功能测试所需的时序配置信息；序列控制器按照测试流程以测试周期的节拍从所述向量存储器和所述时序存储器读取测试向量和对应时序。

4.根据权利要求3所述的时序及波形生成装置，其特征在于，所述时序储存器为每组时序及波形处理单元提供32组独立的时序配置。

5.根据权利要求1所述的时序及波形生成装置，其特征在于，所述向量发生器支持时序及波形处理单元测试的数量为N，N≥256，且N为正整数。

6.根据权利要求1所述的时序及波形生成装置，其特征在于，所述时序产生器由8组相同结构且独立的定时沿产生电路构成，所述定时沿产生电路为3级定时电路，由一个可编程计数器、一个高速并串转换器以及一个可编程延时链构成；所述的可编程计数器、高速并串转换器以及可编程延时链依次连接。

7.根据权利要求6所述的时序及波形生成装置，其特征在于，所述可编程计数器用于实现粗定时，粗定时精度为а且а＞5ns；所述高速并串转换器用于实现细定时，细定时精度为а/4；可编程延时链用于实现精定时，所述可编程延时链包括32级延时单元，精定时精度为а/128。

8.根据权利要求7所述的时序及波形生成装置，其特征在于：所述可编程计数器、所述高速并串转换器以及所述可编程延时链均有周期控制接口timeset和补偿控制接口offset，timeset用于设置当前周期的定时沿时刻，offset用于设置该定时沿的延时偏差补偿。

9.根据权利要求1所述的时序及波形生成装置，其特征在于：所述波形控制器由一个信号分配器和一个码型格式器构成；所述信号分配器和码型格式器连接。

10.根据权利要求9所述的时序及波形生成装置，其特征在于：所述信号分配器将每个定时沿信号分配到所述码型格式器对应的子处理单元；所述码型格式器具有多个独立的子处理单元，所述码型格式器结合测试向量和定时沿输出时序波形。

11.根据权利要求1所述的时序及波形生成装置，其特征在于：所述每组时序及波形处理单元还包括一驱动器，所述驱动器与所述波形控制器连接；所述驱动器用于对输出波形进行电平调制。

12.一种利用权利要求10所述的时序及波形生成装置进行时序及波形生成方法，其特征在于，包括：

步骤1：所述信号分配器将每个定时沿信号分配到所述码型格式器对应的子处理单元码型中；

步骤2：所述码型格式器接收所述向量发生器提供的测试向量，在每个测试周期测试向量根据其测试周期码型，结合子处理单元码型对应的定时沿信号产生波形。