[发明专利]一种时序及波形生成装置及方法

说明书

本发明提出了一种时序及波形生成装置及方法。本发明装置包括一个向量发生器、多组时序及波形处理单元；其中，每组时序及波形处理单元由一个时序产生器和一个波形控制器构成；向量发生器分别与多组时序发生器连接；所述时序产生器与所述波形控制器连接；所述向量发生器用于提供测试向量和时序信息；所述时序产生器用于根据时序信息产生定时沿；所述波形控制器用于根据定时沿将该测试向量转换成波形信号。本发明方法通过所述波形控制器中分配器将定时沿信号分配到子处理单元码型中；所述波形控制器中码型格式器接收的测试向量在每个测试周期测试向量根据其码型选择对应的定时沿信号产生波形。本发明解决了自动测试设备输出时序精度低的问题。

技术领域

本发明涉及数字集成电路测试领域，尤其是涉及一种时序及波形生成装置及方法。

背景技术

集成电路(Integrated Circuits，IC)，按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和混合集成电路三类。数字集成电路具有体积小、功耗低、可靠性高、成本低且使用方便等优点。在自动控制、测量仪器、通信和电子计算机等领域得到了广泛的应用。

IC测试是集成电路产业的一个重要组成部分，是保证集成电路性能，质量的关键环节之一。数字IC功能测试用于保证测试器件能够正确完成其预期的功能。为了达到测试目的，一般会利用测试向量(Test Pattern，TP)，来检测被测器件的内部故障。测试向量是一串连续的“0”和“1”组成的数字序列。在功能测试前，通过对被测芯片功能分析，将所需的测试向量和时序要求下载到自动测试设备(Automatic Test Equipment,ATE)的向量发生器(Pattern Generator,PG)中，测试系统启动后，向量发生器按照一定顺序将测试向量送到时序波形产生器，最后经驱动电路送到芯片的对应管脚上。

ATE是IC测试的重要工具。随着超大规模集成电路技术的发展，IC集成度越来越高，功能越来越复杂，高密度，高速芯片不断出现。而测试设备的性能要求远高于被测芯片，因此对测试设备也提出了更高的要求，要求提供更多的独立测试通道(几百甚至上千路)，高精度的时序产生电路(皮秒级)，较大的测试向量存储空间等。

在申请公开号为CN202014257U的中国专利申请中公开了一种数字IC测试系统的时序产生电路，该专利中的时序产生电路比较简单主要由一个32位的可编程计数器和2个32位比较器组成，产生波形定时精度完全由时钟信号频率决定。该专利只有2个比较器，所以产生的信号在单个周期内最多只能发生2次变化，无法产生更复杂的波形。该专利只能提供8组独立时钟设置，在测试时序较复杂的芯片时会不够用。

在申请公开号为CN101512362A的中国专利申请中公开了一种自动测试设备的数字波形产生及测量方法，该专利中的数字波形产生器主要由存储装置和高速SERDES构成，测试前将希望输出的波形按SERDES的周期分解，然后存储在存储器中。测试时并行从存储器取出数据，送入高速SERDES进行并串转换，产生数字波形。但是当测试周期很小且测试时间较长时，该专利提供的方案需要较大的存储器空间，随着存储空间的变大读取速度会变慢，读取存取器的速度会赶不上SERDES的转换速度，成为输出波形速度的瓶颈。另外皮秒级的定时需要使用FPGA的专业高速SERDES(速度大于1G)，一般只有高端的FPGA才有，不仅数量有限，而且有特殊的电气限制，输入被测设备(Device Under Test,DUT)前需要加入复杂的外围电路进行信号调理。另外SERDES功耗较高，也会导致设计的复杂度提高。

在申请公开号为CN108471303A的中国专利申请中公开了一种基于FPGA的可编程纳秒级定时精度脉冲发生器，采用xilinx spartan6 FPGA的OSERDES控制模块，定时精度只能做到纳秒级别。