[发明专利]半导体装置及其制造方法

说明书

提供一种低成本且可靠性高的半导体装置以及其制造方法。第1树脂层设置在上层芯片的第1面。第1布线层设置在第1树脂层中，与上层芯片电连接。第2树脂层设置在第1树脂层的表面侧，并且扩展到比上层芯片的侧面靠外侧的芯片外区域。第2布线层设置在第2树脂层中，与第1布线层连接，延伸到芯片外区域。下层芯片安装在第1树脂层的表面侧，与第1布线层连接。

本申请是申请日为2014年9月4日、申请号为201410448445.6、发明名称为《半导体装置及其制造方法》的分案申请。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

已知将通过TSV(Through-Silicon Via，硅通孔)连接的多个芯片的层叠体对布线基板进行凸点(bump)连接的封装构造。此外，在这种构造中，还提出对于多个存储器芯片将接口芯片(interface chip)通过TSV连接的构造。

发明内容

本发明的实施方式提供一种低成本且可靠性高的半导体装置及其制造方法。

根据实施方式，半导体装置具备：上层芯片，具有第1面和上述第1面的相反侧的第2面；第1树脂层，设置在上述上层芯片的上述第1面；第1布线层，设置在上述第1树脂层中，与上述上层芯片电连接；第2树脂层，设置在上述第1树脂层的表面侧，并扩展到比上述上层芯片的侧面靠外侧的芯片外区域；第2布线层，设置在上述第2树脂层中，与上述第1布线层连接，并延伸到上述芯片外区域；下层芯片，安装在上述第1树脂层的上述表面侧，与上述第1布线层连接；以及封固树脂，将上述上层芯片覆盖，上述上层芯片具有多个存储器芯片的层叠体，上述多个存储器芯片具有第1芯片、第2芯片及第3芯片，上述第1芯片具备：第1半导体层，具有第1电路面和上述第1电路面的相反侧的第1背面；第1片上布线层，设置在上述第1电路面；第1接合金属，与上述第1片上布线层连接；以及第1贯通电极，贯通上述第1半导体层地设置，与上述第1片上布线层连接；上述第2芯片具有：第2半导体层，具有与上述第1芯片的上述第1片上布线层对置的第2电路面和上述第2电路面的相反侧的第2背面；第2片上布线层，设置在上述第2电路面；第2接合金属，与上述第2片上布线层连接；以及第2贯通电极，贯通上述第2半导体层地设置，与上述第2片上布线层连接；上述第3芯片具有：第3半导体层，具有第3电路面和位于上述第3电路面的相反侧且与上述第2芯片对置的第3背面；第3片上布线层，设置在上述第3电路面；以及第3贯通电极，贯通上述第3半导体层地设置，与上述第3片上布线层连接，上述半导体装置中，使上述第1片上布线层和上述第2片上布线层对置而使上述第1芯片的上述第1接合金属和上述第2芯片的上述第2接合金属彼此接合，使上述第2背面和上述第3背面对置而使上述第2芯片的上述第2贯通电极和上述第3芯片的上述第3贯通电极彼此经由凸点连接。

根据另一实施方式，半导体装置的制造方法具备如下工序：将2个晶片中的接合金属彼此接合而使上述2个晶片贴合的工序，上述2个晶片分别具有半导体层、设置在上述半导体层的片上布线层、和连接于上述片上布线层的接合金属；以上述2个晶片被贴合的状态，在各个上述晶片上形成贯通上述半导体层且连接于上述片上布线层的贯通电极的工序；在形成了上述贯通电极后，将上述2个晶片的接合体切割而得到被单片化的多个2芯片层叠体的工序；以及经由凸点将上述多个2芯片层叠体的上述贯通电极连接而层叠上述多个2芯片层叠体的工序。

附图说明

图1是实施方式的半导体装置的示意剖面图。

图2是实施方式的半导体装置的示意剖面图。

图3的(a)及(b)是实施方式的半导体装置的示意剖面图。

图4是实施方式的半导体装置的示意剖面图。

图5的(a)及(b)是实施方式的半导体装置的示意剖面图。

图6的(a)～(c)是表示实施方式的半导体装置的制造方法的示意剖面图。