[发明专利]非易失性存储器装置及其操作方法以及包括其的存储装置

权利要求书

1.一种非易失性存储器装置，包括：

存储器单元阵列，包括多个存储器块，所述多个存储器块中的每个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基板上，所述多个存储器单元中的一些存储器单元由小于所述多个存储器块中的一个存储器块的子块单元选择；

控制电路，被配置为基于所述多个存储器块中的第一存储器块的多个子块中的每个子块的错误发生频率，将第一存储器块的所述多个子块划分为至少一个坏子块和至少一个正常子块，并且被配置为基于从非易失性存储器装置的外部提供的命令和地址，将不同的编程/擦除周期应用于所述至少一个坏子块和所述至少一个正常子块，

其中，所述至少一个坏子块与所述至少一个正常子块相邻。

2.根据权利要求1所述的非易失性存储器装置，其中，控制电路还被配置为：

当地址指定所述至少一个正常子块时将第一编程/擦除周期应用于所述至少一个正常子块，当地址指定所述至少一个坏子块时将第二编程/擦除周期应用于所述至少一个坏子块，

其中，第二编程/擦除周期在小于第一编程/擦除周期的第一时间间隔的第二时间间隔内运行。

3.根据权利要求1所述的非易失性存储器装置，其中，控制电路还被配置为：

当地址指定所述至少一个正常子块时将第一编程/擦除周期应用于所述至少一个正常子块，当地址指定所述至少一个坏子块时将第二编程/擦除周期应用于所述至少一个坏子块直到第一参考周期值为止，并在第一参考周期值之后将第三编程/擦除周期应用于所述至少一个坏子块；

其中，第二编程/擦除周期在小于第一编程/擦除周期的第一时间间隔的第二时间间隔内运行，

其中，第三编程/擦除周期在小于第二编程/擦除周期的第二时间间隔的第三时间间隔内运行。

4.根据权利要求1所述的非易失性存储器装置，还包括：

电压生成器，被配置为基于控制信号生成字线电压；

地址解码器，被配置为响应于地址的行地址将字线电压传送到所述至少一个坏子块和所述至少一个正常子块，

其中，控制电路还被配置为：响应于命令和地址来控制电压生成器和地址解码器。

5.根据权利要求4所述的非易失性存储器装置，其中，控制电路包括：

坏子块信息寄存器，被配置为存储包括在所述至少一个坏子块中的多条字线的多个坏行地址；

命令解码器，被配置为对命令进行解码以提供解码的命令；

地址比较器，被配置为将行地址与所述多个坏行地址中的每个坏行地址进行比较，以输出指示比较的结果的匹配信号；

编程/擦除周期信息寄存器，被配置为存储与应用于所述至少一个正常子块的第一编程/擦除周期以及应用于所述至少一个坏子块的第二编程/擦除周期相关联的编程/擦除周期信息；

控制信号生成器，被配置为响应于解码的命令和匹配信号并基于编程/擦除周期信息寄存器，来生成控制信号以及控制地址解码器的第一模式信号和第二模式信号。

6.根据权利要求4所述的非易失性存储器装置，其中，控制电路包括：

坏子块信息寄存器，被配置为存储包括在所述至少一个坏子块中的多条字线的多个坏行地址；

命令解码器，被配置为对命令进行解码以提供解码的命令；

地址比较器，被配置为将行地址与所述多个坏行地址中的每个坏行地址进行比较，以输出指示比较的结果的匹配信号；

编程/擦除周期计数器，被配置为响应于解码的命令和匹配信号，对关于所述至少一个坏子块的编程/擦除周期的数量进行计数以输出计数值；

比较器，被配置为将计数值与参考计数值进行比较以生成比较信号；

编程/擦除周期信息寄存器，被配置为存储与应用于所述至少一个正常子块的第一编程/擦除周期以及应用于所述至少一个坏子块的第二编程/擦除周期相关联的编程/擦除周期信息；

控制信号生成器，被配置为响应于解码的命令和匹配信号并基于编程/擦除周期信息寄存器，来生成控制信号以及控制地址解码器的第一模式信号和第二模式信号。