[发明专利]芯片

说明书

一种芯片包含一或多个功能输入垫、一序列产生电路、至少一逻辑电路、至少一扫描链、一选择电路、及至少一序列输出垫。功能输入垫用以接收功能序列。序列产生电路用以产生一诊断序列。逻辑电路包含多个逻辑门，用以响应功能序列并输出至少一逻辑结果。于扫描链被选择电路致能时，扫描链输出一响应逻辑结果的响应结果，或一响应诊断序列的诊断结果。序列输出垫于扫描链响应诊断序列时，接收诊断结果。

技术领域

本公开描述一种芯片，尤其是具有序列产生电路的芯片。

背景技术

芯片包含多个由正反器组成的扫描链及多个由数字或模拟逻辑电路组成的组合电路，且每一扫描链电性连接多个逻辑电路。扫描链适于存储至少一位元的数据，如逻辑1或逻辑0等数字信号，而且扫描链可依据先前的输入信号，产生输出信号。逻辑电路可依据目前的输入信号，产生输出信号。一种常见的测试芯片的方式是先将芯片放置在印刷电路板上，再以位于印刷电路板上的微处理器输入特定的逻辑值至芯片，致使芯片输出特定的输出结果。接着，操作员比对输入特定的逻辑值及输出结果，侦错位于芯片内部的扫描链及逻辑电路。另一种常见的测试芯片的方式是在芯片放置在印刷电路板上之后，仍无法侦错出失能或故障的逻辑电路及扫描链时，只好将芯片放置在自动测试机台上，进行完整地扫描逻辑电路及扫描链。如此一来，侦错出位于芯片的扫描链及逻辑电路失能或故障相当耗费人力及时间。

不仅如此，芯片放置在印刷电路板上的测试方式无法判断出扫描链是否有缺陷。此外，假设操作员将输入特定的逻辑值设定为由逻辑电路接收，若操作员欲将由逻辑电路接收切换成由扫描链接收时，操作员也无法得知是否能够切换成功。再者，即使芯片成功接收特定的逻辑值，操作员也无法在连接多个逻辑电路的扫描链中侦错出是扫描链失效还是多个逻辑电路的其中的一个或数个失效。

发明内容

鉴于上述问题，本公开提供一种芯片，包含：多个功能输入垫、一序列产生电路、至少一逻辑电路、至少一扫描链、一选择电路、及至少一序列输出垫。功能输入垫用以接收一功能序列。序列产生电路用以产生一诊断序列。逻辑电路包含多个逻辑门，所述逻辑门电性连接所述功能输入垫，用以响应功能序列并输出至少一逻辑结果。扫描链电性连接所述逻辑门及序列产生电路，扫描链被致能时，输出一响应逻辑结果的响应结果，或一响应诊断序列的诊断结果。选择电路电性连接所述逻辑门、序列产生电路、及扫描链，并依据一控制信号，选择性致能扫描链接收序列产生电路或逻辑电路的输出。序列输出垫于扫描链响应诊断序列时，接收诊断结果。

依据一些实施例，序列产生电路包含至少一时钟电路、至少一正反器、及至少一反相器。时钟电路用以产生一时钟信号。正反器依据时钟信号，产生诊断序列。反相器电性连接在正反器的一输入端与一输出端之间。

依据一些实施例，序列产生电路海包含一时钟输入垫、及一多工器。时钟输入垫接收一振荡信号。多工器电性连接时钟输入垫、时钟电路(PLL)及正反器之间，并依据控制信号，选择性输出振荡信号或时钟信号。于多工器输出振荡信号时，正反器产生关联于振荡信号的诊断序列，于多工器输出时钟信号时，正反器产生关联于时钟信号的诊断序列。

依据一些实施例，选择电路包含：一多工器、一控制输入垫、及一切换接口。多工器电性连接在序列产生电路及扫描链之间，被致能时，输出与不输出诊断序列。控制输入垫接收控制信号。切换接口电性连接多工器、控制输入垫、及扫描链，依据控制信号，致能多工器、及扫描链的输出，其中，于多工器输出诊断序列时，扫描链自序列产生电路接收诊断序列并输出诊断结果，于多工器不输出诊断序列时，扫描链自所述逻辑门接收逻辑结果并输出响应结果。

依据一些实施例，选择电路还包含一扫描输入垫。扫描输入垫用以接收一全扫描序列。多工器电性连接扫描输入垫及序列产生电路，用以选择性输出全扫描序列或诊断序列，于多工器输出全扫描序列时，扫描链接收全扫描序列，并交替输出诊断结果及响应结果。