[发明专利]半导体器件与其制作方法

说明书

本申请提供了一种半导体器件与其制作方法。该制作方法包括：提供具有源区和/或漏区的锗基半导体预备体，源区和/或漏区的掺杂杂质为第一N型杂质；在源区和/或漏区的裸露表面上设置预外延层，预外延层包括基体材料和掺杂在基体材料中的第二N型杂质，基体材料包括非Ge的第IV族元素，第二N型杂质的掺杂浓度在1.0×10²⁰cm^‑3～9.0×10²¹cm^‑3之间；向预外延层中注入第三杂质，使得预外延层的远离半导体预备体的部分非晶化，形成外延层；在外延层的远离源区和/或漏区的表面上设置电极层；对设置有电极层的半导体预备体进行热处理，形成源接触和/或漏接触。该制作方法形成的源接触和/或漏接触的接触电阻较小。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法。

背景技术

锗材料以其高而对称的载流子迁移率为优势而成为高性能MOS器件极有希望的发展方向之一。但是，锗基NMOS器件仍存在许多亟待解决的问题，如由于低的N型杂质激活浓度导致过大的源漏接触电阻，限制器件性能提升。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体器件与其制作方法，以解决现有技术中锗基器件的源漏接触电阻较大的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：提供具有源区和/或漏区的半导体预备体，上述半导体预备体为锗基半导体预备体，且上述源区和/或上述漏区的掺杂杂质为第一N型杂质；在上述源区和/或上述漏区的裸露表面上设置预外延层，且上述预外延层包括基体材料和掺杂在上述基体材料中的第二N型杂质，上述基体材料包括非Ge的第IV族元素，上述第二N型杂质的掺杂浓度在1.0×10²⁰cm^-3～9.0×10²¹cm^-3之间；向上述预外延层中注入第三杂质，使得上述预外延层的远离上述半导体预备体的部分非晶化，从而使得上述预外延层形成外延层；在上述外延层的远离上述源区和/或上述漏区的表面上设置电极层；对设置有电极层的上述半导体预备体进行热处理，形成源接触和/或漏接触。

进一步地，上述第三杂质包括第三N型杂质，向上述预外延层中注入上述第三杂质的过程包括：向上述预外延层中注入上述第三N型杂质，使得上述预外延层的远离上述半导体预备体的第一部分非晶化，且使得上述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为上述预外延层中的N型杂质的固溶度；对注入上述第三N型杂质的上述预外延层进行退火。

进一步地，上述第三杂质包括第三非N型杂质，向上述预外延层中注入上述第三杂质的过程还包括：向上述预外延层中注入第三非N型杂质，至少使得上述预外延层的远离上述半导体预备体的第二部分非晶化，且上述第三非N型杂质包括第IV族元素。

进一步地，上述第三杂质包括第三N型杂质和第三非N型杂质，向上述预外延层中注入上述第三杂质的过程还包括：向上述预外延层中注入上述第三N型杂质，使得上述预外延层的远离上述半导体预备体的第一部分非晶化，且使得上述预外延层中的N型杂质的掺杂浓度为0.8～1.0C，其中，C为上述预外延层中的N型杂质的固溶度；对注入上述第三N型杂质的上述预外延层进行退火；向退火后的上述预外延层中注入第三非N型杂质，至少使得上述预外延层的远离上述半导体预备体的包括第一部分的第二部分非晶化，且上述第三非N型杂质包括第IV族元素。

进一步地，在温度-100℃～25℃之间时，向上述预外延层中注入上述第三非N型杂质，优选上述基体材料包括硅，上述第三非N型杂质包括硅和/或锗。

进一步地，在温度-100℃～25℃之间时，向上述预外延层中注入上述第三N型杂质。