[发明专利]自适应错误检查与校正的半导体存储器装置和存储器系统

权利要求书

1.一种半导体存储器装置，包括：

存储器单元阵列；以及

错误检查与校正电路，其被构造为基于与写数据相对应的片内集成错误检查与校正电平来执行对存储在所述存储器单元阵列中的所述写数据的错误检查与校正编码以及执行对与从所述存储器单元阵列读出的所述写数据相对应的读数据的错误检查与校正解码，

其中，所述片内集成错误检查与校正电平是根据所述写数据的重要程度，在多个片内集成错误检查与校正电平中确定的。

2.根据权利要求1所述的半导体存储器装置，其中，与所述写数据相对应的所述片内集成错误检查与校正电平随着所述写数据的重要程度增加而变高，并且与所述写数据相对应的奇偶数据的位数与所述写数据的位数的比率随着与所述写数据相对应的片内集成错误检查与校正电平增加而变高。

3.根据权利要求1所述的半导体存储器装置，其中，包括在所述存储器单元阵列中的多个存储器区具有固定构造，从而数据区的大小与奇偶区的大小的比率相对于所述多个存储器区中的至少两个存储器区是不同的，

所述写数据存储在所述数据区中，并且

与所述写数据相对应的奇偶数据存储在所述奇偶区中。

4.根据权利要求1所述的半导体存储器装置，其中，包括在所述存储器单元阵列中的多个存储器区具有可变构造，以使得数据区的大小与奇偶区的大小的比率相对于所述多个存储器区中的至少两个存储器区是不同的，并且所述比率是可变的，

所述写数据存储在所述数据区中，并且

与所述写数据相对应的奇偶数据存储在所述奇偶区中。

5.根据权利要求1所述的半导体存储器装置，其中，所述存储器单元阵列包括多个分块阵列，

所述多个分块阵列中的每一个包括其中存储有所述写数据的数据区和其中存储有与所述写数据相对应的奇偶数据的奇偶区，并且

所述多个分块阵列中的每一个与所述多个片内集成错误检查与校正电平中的一个相对应。

6.根据权利要求5所述的半导体存储器装置，其中，所述数据区的大小与所述奇偶区的大小的比率相对于所述多个分块阵列中的至少两个分块阵列是不同的。

7.根据权利要求6所述的半导体存储器装置，其中，

所述至少两个分块阵列中的每一个的整体行大小是实质上相同的，

所述至少两个分块阵列中的每一个的整体列大小是实质上相同的，

所述至少两个分块阵列中的每一个的数据区的行大小是实质上相同的，

所述至少两个分块阵列中的每一个的奇偶区的行大小是实质上相同的，并且

所述至少两个分块阵列中的每一个的数据区的列大小与奇偶区的列大小的比率是不同的。

8.根据权利要求6所述的半导体存储器装置，其中，

所述至少两个分块阵列中的每一个的整体行大小是实质上相同的，

所述至少两个分块阵列中的每一个的整体列大小是不同的，

所述至少两个分块阵列中的每一个的数据区的行大小是实质上相同的，

所述至少两个分块阵列中的每一个的奇偶区的行大小是实质上相同的，并且

所述至少两个分块阵列中的每一个的数据区的列大小与奇偶区的列大小的比率是不同的。

9.根据权利要求6所述的半导体存储器装置，其中，

所述至少两个分块阵列中的每一个的整体行大小是实质上相同的，

所述至少两个分块阵列中的每一个的整体列大小是实质上相同的，

所述至少两个分块阵列中的每一个的数据区的列大小是实质上相同的，

所述至少两个分块阵列中的每一个的奇偶区的列大小是实质上相同的，并且

所述至少两个分块阵列中的每一个的数据区的行大小与奇偶区的行大小的比率是不同的。