[发明专利]一种用于本振电路的全数字8/9预分频电路在审
| 申请号： | 201811275772.0 | 申请日： | 2018-10-30 |
| 公开（公告）号： | CN109039331A | 公开（公告）日： | 2018-12-18 |
| 发明（设计）人： | 陈明辉;王旭东;魏伟;吴迪;杨格亮 | 申请（专利权）人： | 中国电子科技集团公司第五十四研究所 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099 |
| 代理公司： | 河北东尚律师事务所 13124 | 代理人： | 王文庆 |
| 地址： | 050081 河北省石家庄市中山西路5*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 主体电路 信号输出端口 偏置电路 放大 分频 放大比较电路 控制信号端口 时钟信号输入 信号输入端口 预分频电路 本振电路 全数字 集成电路技术 输出偏置电压 单片集成 端口连接 模拟射频 使能信号 功耗 电路 占用 | ||
1.一种用于本振电路的全数字8/9预分频电路，其特征在于，包括放大比较电路和8/9分频主体电路；所述放大比较电路包括偏置电路和用于进行差分放大的放大比较主体电路，所述放大比较主体电路具有信号输入端口和信号输出端口，所述偏置电路用于对所述放大比较主体电路的信号输入端口输出偏置电压信号，所述偏置电路还具有使能信号端口；所述8/9分频主体电路具有时钟信号输入端口、RN控制信号端口、M控制信号端口和信号输出端口，所述放大比较主体电路的信号输出端口与所述8/9分频主体电路的时钟信号输入端口连接。
2.根据权利要求1所述的用于本振电路的全数字8/9预分频电路，其特征在于，所述放大比较主体电路的信号输入端口处还设有位于所述偏置电路之前的隔直电容。
3.根据权利要求1所述的用于本振电路的全数字8/9预分频电路，其特征在于，所述偏置电路采用带隙基准电路结构。
4.根据权利要求1所述的用于本振电路的全数字8/9预分频电路，其特征在于，所述放大比较主体电路包括由五个MOS晶体管组成的差分输入单端输出放大器以及由四个反相器结构缓冲器构成的多级缓冲器组。
5.根据权利要求1所述的用于本振电路的全数字8/9预分频电路，其特征在于，所述8/9分频主体电路由四个数字D触发器、两个与非门和一个或非门级联而成；其中，第一与非门的输出连接到第一数字D触发器的D端口，第一数字D触发器的Q端口输出到第二数字D触发器的D端口，第二数字D触发器的Q端口连接到第一与非门的一个输入端，第二数字D触发器的端口连接到第二与非门的一个输入端，第二与非门的输出端连接到第三数字D触发器的D端口，第三数字D触发器的Q端口连接到第一与非门的另一输入端上，输入8/9分频主体电路的时钟信号分别连接到第一、第二、第三数字D触发器的时钟端口上，第一数字D触发器的Q端口还连接到第四数字D触发器的时钟端口上，第四数字D触发器的端口连接到自身的D端口上，第四数字D触发器的Q端口连接到或非门的一个输入端上，并作为整个8/9分频主体电路的信号输出端口，M控制信号端口连接到或非门的另一输入端上，或非门的输出端连接到第二与非门的另一输入端上，RN控制信号端口连接到第一至第四数字D触发器的使能端口上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所，未经中国电子科技集团公司第五十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811275772.0/1.html，转载请声明来源钻瓜专利网。
