[发明专利]一种CMOS管及其制造方法

权利要求书

1.一种CMOS管，其特征在于，包括：

衬底；

第一隔离区和第二隔离区，所述第一隔离区和所述第二隔离区间隔设置于所述衬底，所述第二隔离区的宽度大于所述第一隔离区的宽度；

第一源漏区和第二源漏区，所述第一源漏区和所述第二源漏区注入形成于所述衬底上表面，所述第一源漏区与所述第一隔离区连接，所述第二源漏区与所述第二隔离区连接；

第一轻掺杂漏极区和第二轻掺杂漏极区，所述第一轻掺杂漏极区和所述第二轻掺杂漏极区注入形成于所述衬底上表面，所述第一轻掺杂漏极区与所述第一源漏区连接，所述第二轻掺杂漏极区与所述第二源漏区连接；

第一栅介质层和第二栅介质层，所述第一栅介质层和所述第二栅介质层同时生长于所述衬底上表面，所述第一栅介质层覆盖所述第一轻掺杂漏极区和所述第二轻掺杂漏极区，所述第二栅介质层位于所述第二隔离区之上；

第一侧墙和第二侧墙，所述第一侧墙和所述第二侧墙高度相同，所述第一侧墙形成于所述第一栅介质层之上，并位于所述第一栅介质层两端，所述第二侧墙形成于所述第二栅介质层之上，并位于所述第二栅介质层两端；

隔离区多晶硅电阻，所述隔离区多晶硅电阻形成于所述第二栅介质层之上，并位于所述第二侧墙内；

氮化硅层，所述氮化硅层形成于所述隔离区多晶硅电阻之上，所述氮化硅层的高度与所述隔离区多晶硅电阻的高度之和与所述第二侧墙的高度相同；

金属栅极，所述金属栅极形成于所述第一侧墙内，所述金属栅极上端与所述第一侧墙上端持平；

功函数层，所述功函数层形成于所述金属栅极和所述第一侧墙与所述第一栅介质层之间，所述功函数层上端与所述第一侧墙上端持平；

电介质隔离层，所述电介质隔离层形成于所述衬底之上，并不覆盖所述第一栅介质层

和所述第二栅介质层，所述电介质隔离层的厚度等于所述第一栅介质层的厚度与所述第一侧墙高度之和；

所述第一隔离区和所述第二隔离区填充二氧化硅；所述第一栅介质层和所述第二栅介质层材料的介电常数高于二氧化硅的介电常数；所述氮化硅层的厚度在200-1000A之间；所述第一侧墙和所述第二侧墙为四乙氧基硅烷氧化层，所述第一侧墙和所述第二侧墙的厚度在300A-1000A之间。

2.一种CMOS管的制造方法，其特征在于，包括：

在衬底上表面挖槽形成第一隔离区和第二隔离区，所述第一隔离区和所述第二隔离区间隔设置于所述衬底；

在所述衬底上表面淀积形成栅介质层；

在所述栅介质层表面淀积形成无掺杂的多晶硅伪栅层；

在所述多晶硅伪栅层表面淀积形成氮化硅层，并透过所述氮化硅层向所述无掺杂的多晶硅伪栅层注入杂质形成多晶硅高阻膜层；

对所述多晶硅高阻膜层以及所述氮化硅层进行刻蚀，分别形成有源区伪栅和隔离区多晶硅电阻，所述有源区伪栅形成于所述第一隔离区和所述第二隔离区之间，所述隔离区多晶硅电阻形成于所述第二隔离区之上；

在所述衬底上表面注入形成第一轻掺杂漏极区和第二轻掺杂漏极区，注入方向垂直于所述衬底上表面，所述第一轻掺杂漏极区与所述第一隔离区连接，所述第二轻掺杂漏极区与所述第二隔离区连接；

在炉管进行低温淀积，分别在所述有源区伪栅与所述隔离区多晶硅电阻两侧形成第一侧墙和第二侧墙，并对所述第一侧墙和所述第二侧墙进行各向异型回刻蚀，同时去除裸露的栅介质层；

在所述衬底上表面注入形成第一源漏区和第二源漏区，所述第一源漏区与所述第一隔离区连接，所述第二源漏区与所述第二隔离区连接；

在所述衬底上表面生长形成电介质隔离层，并对所述电介质隔离层以所述氮化硅层为阻挡层进行平坦化，最终所述电介质隔离层的厚度等于所述栅介质层、所述隔离区多晶硅电阻以及所述氮化硅层的厚度总和；

在所述隔离区多晶硅电阻上方进行光刻胶保护，刻蚀去除所述有源区伪栅上方的氮化硅层；

腐蚀去除所述有源区伪栅形成伪栅沟槽，并去除光刻胶；

在所述伪栅沟槽内部及硅片表面淀积形成功函数层；

在硅片表面淀积金属填充伪栅沟槽，所述伪栅沟槽被完全填充；

以所述隔离区多晶硅电阻上方的所述氮化硅层为阻挡层，对硅片表面进行研磨，去除硅片表面的所述金属和所述功函数层形成金属栅极。