[发明专利]集成电路结构和存储器

权利要求书

1.一种集成电路结构和存储器，包括DQ端口，其特征在于，还包括：

第一区域，位于所述DQ端口的一侧，配置有对应于所述DQ端口的：

第一电路，用于接收输入数据，对输入数据进行双采样处理，将串行数据转换成四位并行数据，及对数据进行对齐操作；

第二电路，用于增强输出数据的驱动能力，并输出数据；

第二区域，位于所述第一区域的一侧，配置有对应于所述DQ端口的：

第三电路，连接所述第一电路，用于将对齐后的所述四位并行数据变成八位并行数据，并增强八位并行数据的驱动能力；

流水线单元，连接所述第二电路，用于批量处理所述输出数据；

中继器，连接所述第三电路，还连接所述流水线单元，用于驱动所述输入数据和输出数据的长距离通信。

2.根据权利要求1所述的集成电路结构，其特征在于，所述DQ端口的数量包括多个，每一个所述DQ端口对应有一组所述第一电路、第二电路、第三电路和流水线单元；

每一组所述第一电路和第二电路共同配置于所述第一区域，每一组所述第三电路和流水线单元共同配置于所述第二区域；且多个所述流水线单元和多个所述第一电路都与所述中继器通过数据线连接。

3.根据权利要求2所述的集成电路结构，其特征在于，还包括：

DM信号端口，与所述多个DQ端口沿第一方向排列；

其中，所述第一区域还配置有：对应于所述DM信号端口的所述第一电路和第二电路；

所述第二区域还配置有：对应于所述DM信号端口的所述第三电路和流水线单元；

其中，对应于所述DM信号端口的第三电路连接所述第一电路，还连接所述中继器；对应于所述DM信号端口的第二电路连接所述流水线单元，还连接所述中继器。

4.根据权利要求3所述的集成电路结构，其特征在于，其中，

所述第一电路包括：

所述接收单元，用于接收数据；

所述设置暂停延迟单元，连接所述接收单元，用于对数据进行双采样处理；

所述锁存器，连接所述设置暂停延迟单元，用于对数据进行锁存，并将串行数据转换成四位并行数据；

所述四位对齐电路，连接所述锁存器，用于将锁存数据并行对齐；

所述第二电路包括：

所述发送单元，用于发送数据；

所述预驱动单元，连接所述发送单元，用于增强输出数据的驱动能力；

所述预驱动控制单元，连接所述预驱动单元，还连接所述流水线单元；用于对预驱动电路进行逻辑控制；

所述第三电路包括：

所述八位预取电路，连接所述四位对齐电路，用于将对齐后的所述四位并行数据变成八位并行数据；

所述写入驱动单元，连接所述预取电路，还连接所述中继器，用于增强八位并行数据的驱动能力。

5.根据权利要求3所述的集成电路结构，其特征在于，每一组所述第一电路的接收单元、设置暂停延迟单元、锁存器和四位对齐电路沿第二方向排列，每一组所述第二电路的发送单元、预驱动单元和预驱动控制单元也沿第二方向排列；所述第一方向和第二方向垂直。

6.根据权利要求4所述的集成电路结构，其特征在于，多个所述第三电路和多个所述流水线单元之间通过第一总线连接。

7.根据权利要求4所述的集成电路结构，其特征在于，多个所述第一电路和第二电路之间通过第二总线连接。

8.根据权利要求1所述的集成电路结构，其特征在于，所述中继器采用双向总线中继器。

9.根据权利要求1所述的集成电路结构，其特征在于，还包括：

第三区域，配置有选通信号延迟单元，所述选通信号延迟单元用于接收选通信号进而发送给所述锁存器。

10.一种存储器，其特征在于，包括如权利要求1-9中任一项所述的集成电路结构。