[发明专利]电压箝位保护结构及运算放大器输入级结构

说明书

本发明公开了电压箝位保护单元、电路及包含保护电路的运算放大器，包括晶体管Q23，晶体管Q23的集电极与晶体管Q25的集电极连接，晶体管Q25的发射极与正电源V_S+连接，晶体管Q25的基极与晶体管Q26的基极连接，晶体管Q25的基极与集电极连接；晶体管Q26的发射极与正电源V_S+连接，集电极与二极管D3的负极连接且用于连接晶体管Q1的集电极，二极管D3的正极与结型场效应管PJFET1的源极连接；结型场效应管PJFET1的漏极与负电源V_S‑连接，栅极用于连接输入晶体管Q1的发射极。采用二合一箝位结构对输入晶体管进行箝位，在与现有工艺完全兼容的前提下，实现晶体管小偏置电流高放大倍数的需求，既不影响电路性能，避免了难度较大的工艺开发所带来的风险。

技术领域

本发明属于集成电路技术领域，具体涉及一种电压箝位保护结构及运算放大器输入级结构。

背景技术

目前，精密运算放大器在航天、航空等领域有着广泛的应用，低的输入偏置电流已成为电路选取的关键特性之一，输入级采用高beta管是降低输入偏置电流最简单有效的方法。由于晶体管增益与耐压之间的制约关系，在提高beta的同时兼顾晶体管的耐压需求，工艺实现难度和风险均较大。相较而言，从线路结构上进行改进，对输入级晶体管进行电压箝位，确保输入特性不变的前提下，降低输入管工作电压，保证工艺参数符合现有标准工艺成为一种相对合理的解决方案。常用的电压箝位方法为二极管电压箝位，即利用二极管相对稳定的正向导通电压和反相击穿电压，对线路结构进行电压箝位。但是，二极管反向击穿后形成的电流泄放路径会影响被保护线路的静态工作点并改变工作特性，往往无法直接应用于线路结构中。因此，二极管电压箝位多应用于静电保护结构。

发明内容

为了解决上述问题，本发明提供了一种电压箝位保护结构及包含保护电路的运算放大器输入结构，考虑到运放高耐压高增益输入级晶体管工艺开发难度大、风险大、周期长的特点，提出了一种输入级晶体管的电压箝位保电路护电路，既不影响电路性能，又可以避免难度较大的工艺开发所带来的风险。

为达到上述目的，保护结构的设计关键在于结型场效应管JFET和二极管的组合使用，以实现对线路的电压箝位保护。本发明所提出的保护结构引入的电流将通过电源或地泄放，不会影响到被保护线路的工作点。

一种电压箝位保护结构，包括场效应晶体管PJFET与二极管D，被保护线路一端连接二极管D的负极，另一端连接结型场效应晶体管PJFET的栅极，PJFET源极连接二极管D的正极，漏极连接负电源。

一种运算放大器输入级结构，其正、反向输入端均采用上述的电压箝位保护结构。

进一步的，包括输入晶体管Q1和输入晶体管Q2，输入晶体管Q1的集电极和二极管D3的负极连接，二极管D3的的正极与结型场效应管PJFET1的源极连接，结型场效应管PJFET1的漏极与负电源V_S-连接，结型场效应管PJFET1的栅极与输入晶体管Q1的发射极连接；输入晶体管Q2的集电极和二极管D4的负极连接，二极管D4的正极与结型场效应管PJFET2的源极连接，结型场效应管PJFET2的漏极与负电源V_S-连接，结型场效应管PJFET2的栅极与输入晶体管Q2的发射极连接。