[发明专利]三维存储器的沟道孔的形成方法

说明书

本发明涉及一种三维存储器的沟道孔的形成方法，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，使得所述第一图形尺寸缩小，形成具有第二关键尺寸的第二图形；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。上述方法能够有效控制沟道孔的尺寸，且降低沟道孔的形成难度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器的沟道孔的形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

三维的存储器在形成过程中，首先在衬底表面形成多层交替堆叠的绝缘层和牺牲层，然后刻蚀所述绝缘层和牺牲层，形成高深宽比的沟道孔。所述高深宽比的沟道孔的形成需要有效的硬掩膜作为牺牲层来实现，现有技术中常用的硬掩膜主要是无定型碳层(ACL)，当ACL厚度不够时，就会使得沟道孔刻蚀后的顶部键尺寸(CD)过大，而导致孔与孔之间距离减小。而通过加厚ACL来解决上述问题，又需要相应地增加ACL层表面的提高光刻效果的掺氧氮化硅、抗反射涂层和光阻的厚度，这不仅会增加成本，同时也是目前光刻工艺难以实现的。

因此，当前工艺条件下还无法有效解决深孔沟道孔顶部CD过大的问题。

发明内容

本发明所要解决的技术问题是，提供一种三维存储器的沟道孔的形成方法。

本发明提供一种三维存储器的沟道孔的形成方法，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，形成具有第二关键尺寸的第二图形，所述第二关键尺寸小于所述第一关键尺寸；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。

可选的，所述保护层还覆盖所述掩膜层的顶部表面。

可选的，所述保护层的形成方法包括：在所述掩膜层顶部表面以及第一图形侧壁和底部表面形成保护材料层，形成所述第二图形；在所述掩膜层顶部表面的部分保护材料层上形成阻挡层；去除所述第二图形底部的保护材料层和所述阻挡层，形成覆盖所述掩膜层顶部表面以及第一图形侧壁表面的所述保护层。

可选的，采用原子沉积工艺形成所述保护材料层。

可选的，所述阻挡层为含碳氟聚合物。

可选的，在沉积形成所述阻挡层的过程中，不在所述第二图形的侧壁形成所述阻挡层。

可选的，所述堆叠结构对所述保护层的刻蚀选择性大于所述堆叠结构对所述掩膜层的刻蚀选择性。

可选的，所述保护层的材料为多晶硅。

可选的，所述去除第二图形底部的保护材料层时，采用的刻蚀气体包括Cl₂、CHF₃和NF₃的混合气体。

可选的，所述第一关键尺寸范围为90nm～150nm，所述第二关键尺寸范围为80nm～130nm。