[发明专利]一种自适应识别码速率同步器

权利要求书

1.一种自适应识别码速率同步器，其特征在于，包括码速率识别模块、时码钟产生模块、相位比较模块和调相控制模块，所述码速率识别模块对一段时间内的基带码流进行采样，统计出基带码流最短脉宽长度，换算出码速率信息并发送给所述时码钟产生模块，所述时码钟产生模块根据码速率信息换算出频率控制字配置FPGA自带的DDS IP core，产生一个与基带码流同频的时码钟，所述相位比较模块对基带码流和时码钟进行沿口比对得到相位误差信息，误差信息送至所述调相控制模块进行判决，结合基带码流极性变化信息和相位误差情况更改DDS频率字控制字调整时码钟沿口，调整后的沿口再次与基带码流进行相位比对，直至基带码流与时码钟沿口对齐。

2.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，所述码速率识别模块利用高速工作时钟完成对基带码流的采样，统计200次基带码流极性切换期间的最短脉宽，将最短脉宽换算为初始频率控制字用于产生初始时码钟，初始频率控制字＝2^N/T，其中N为DDS位数，T为统计最短脉宽中高速工作时钟个数。

3.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，获取所述相位误差信息的过程为：所述相位比较模块用高速工作时钟对基带码流进行采样，对一个时码钟周期间的基带码流进行“0”/“1”计数，若计数器cnt0/cnt1≠0，说明存在工作时钟的相位误差，此时结合基带码流性变化信息便可得到超前/滞后的相位误差信息。

4.根据权利要求3所述的一种自适应识别码速率同步器，其特征在于，当计数器cnt0/cnt1超过判决门限时，所述调相控制模块判定存在相位误差，只有在连续3个码元极性翻转时都存在相位误差的情况下才输出调相位指令给所述时码钟产生模块。

5.根据权利要求1所述的一种自适应识别码速率同步器，其特征在于，产生一个与基带码流同频的时码钟的过程为：当时码钟相位超前时，所述时码钟产生模块根据计数器中相位误差个数将频率控制字置0，达到相位误差个数后控制字恢复为初始值；当时码钟相位滞后时，根据计数器中相位误差个数将频率控制字置为默认控制字的2倍，达到相位误差个数后控制字恢复为初始值。