[发明专利]一种DRAM存储芯片及其制造方法

说明书

本申请公开了一种DRAM存储芯片及其制造方法。在该DRAM存储芯片中，存储阵列和外围电路分别设置在不同的芯片上，即外围电路设置在第一芯片上，存储阵列设置在第二芯片上。如此，外围电路不会占用存储阵列所在芯片的面积，因而，可以在整片第一芯片上均设置存储阵列，如此，有利于提高存储阵列的效率(即存储阵列占用芯片面积的比例)以及位线密度。

技术领域

本申请涉及半导体器件技术领域，尤其涉及一种DRAM存储芯片及其制造方法。

背景技术

DRAM(Dynamic RandomAccess Memory，动态随机存取存储器)是利用选择晶体管来对存储电容进行充电和放电进而实现存储“0”和“1”的主要存储技术。

DRAM存储芯片不仅包括多个重复存储电容的存储阵列，还包括高速运行的外围电路，该外围电路用于解码、检测存储阵列以及读取数据等等。

现有的DRAM存储芯片中，因外围电路占用了较大的芯片面积，例如，在一些DRAM存储芯片中，外围电路占用了一半以上的芯片面积，如此，导致在DRAM存储芯片中，存储阵列的效率以及位线密度较小。

发明内容

有鉴于此，本申请提供了一种DRAM存储芯片及其制造方法，以提高DRAM存储芯片中，存储阵列的效率以及位线密度。

为了解决上述技术问题，本申请采用了如下技术方案：

一种DRAM存储芯片，包括：

电连接的第一芯片和第二芯片；

所述第一芯片上设置有外围电路；

所述第二芯片上设置有存储阵列，所述存储阵列包括多个存储单元。

可选地，电连接的第一芯片和所述第二芯片所形成的结构为层叠结构。

可选地，所述第一芯片正面上设置有复数个与所述外围电路电连接的第一金属通孔，所述第二芯片正面上设置有复数个与所述存储单元电连接的第二金属通孔；

所述第一金属通孔与所述第二金属通孔对接键合在一起，从而使所述第一芯片和所述第二芯片电连接。

可选地，所述第一芯片上设置有多个与所述外围电路电连接的第一导电柱塞，所述第二芯片上设置有多个与所述存储单元电连接的第二导电柱塞；

所述第一导电柱塞和所述第二导电柱塞对接在一起，从而使所述第一芯片和所述第二芯片电连接。

可选地，所述第一导电柱塞为贯穿所述第一芯片的硅通孔，和/或所述第二导电柱塞为贯穿所述第二芯片的硅通孔。

可选地，所述外围电路为CMOS电路。

可选地，所述外围电路包括行解码器、列解码器、控制电路、输入/输出缓冲器、状态机和静态随机存储器中的至少一种。

一种DRAM存储芯片的制造方法，包括：

在第一芯片上形成外围电路，在第二芯片上形成存储阵列，所述存储阵列包括多个存储单元；

将所述第一芯片和所述第二芯片电连接在一起。

可选地，所述方法还包括：

在所述第一芯片的正面形成复数个与所述外围电路电连接的第一金属通孔；

在所述第二芯片的正面形成复数个与所述存储单元电连接的第二金属通孔；

所述将所述第一芯片和所述第二芯片电连接在一起，具体包括：

将所述第一金属通孔与所述第二金属通孔对接键合在一起，从而使所述第一芯片和所述第二芯片电连接。

可选地，所述方法还包括：