[发明专利]存储器件及其制造方法有效
申请号: | 201811324290.X | 申请日: | 2018-11-08 |
公开(公告)号: | CN109768014B | 公开(公告)日: | 2023-10-17 |
发明(设计)人: | 洪镇宇;李泳周;崔准容;金廷泫;李尚俊;李贤奎;赵允哲;朴济民;潘孝同 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京市立方律师事务所 11330 | 代理人: | 李娜 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 器件 及其 制造 方法 | ||
1.一种存储器件,包括:
衬底,所述衬底包括由器件隔离层限定的多个有源区域;
在所述衬底的所述多个有源区域上的多个单元晶体管,所述多个单元晶体管中的每个单元晶体管包括所述衬底中的掩埋单元栅极和结部分,所述结部分与所述掩埋单元栅极相邻并且相对于所述掩埋单元栅极至少部分位于所述衬底远侧;
所述衬底上的绝缘图案,所述绝缘图案覆盖所述多个单元晶体管和所述器件隔离层;以及
位线结构,所述位线结构位于所述绝缘图案上并连接到所述结部分,所述位线结构包括:
缓冲图案,所述缓冲图案在所述绝缘图案上延伸并包括热氧化物图案;
所述缓冲图案上的导线;以及
接触,所述接触从所述导线穿过所述缓冲图案和所述绝缘图案延伸到所述结部分。
2.根据权利要求1所述的存储器件,其中,所述热氧化物图案包括氧化硅。
3.根据权利要求2所述的存储器件,其中,所述热氧化物图案具有约至约的厚度。
4.根据权利要求2所述的存储器件,其中,所述缓冲图案还包括位于所述热氧化物图案上的缓冲导电图案,所述缓冲导电图案的顶表面与所述接触的顶表面基本共面。
5.根据权利要求4所述的存储器件,其中,所述缓冲导电图案和所述接触包括公共导电材料。
6.根据权利要求5所述的存储器件,其中,所述缓冲导电图案包括多晶硅,并且具有约至约的厚度。
7.根据权利要求4所述的存储器件,其中,所述缓冲图案包括位于所述缓冲导电图案与所述热氧化物图案之间的硬化图案。
8.根据权利要求7所述的存储器件,其中,所述硬化图案具有约至约的厚度。
9.根据权利要求1所述的存储器件,其中,所述缓冲图案包括位于所述热氧化物图案上的硬化图案,所述硬化图案的顶表面与所述接触的顶表面基本共面。
10.根据权利要求1所述的存储器件,其中,
所述结部分包括:
顶表面与所述器件隔离层的顶表面基本共面的的高结;以及
顶表面相对于所述器件隔离层的所述顶表面靠近所述衬底的低结,并且
所述接触具有圆柱形形状,并从所述导线延伸到所述低结。
11.一种半导体器件的制造方法,包括:
提供衬底,所述衬底包括在由器件隔离层限定的多个有源区域上的多个单元晶体管,所述多个单元晶体管中的每个单元晶体管包括所述衬底中的掩埋单元栅极和结部分,所述结部分与所述掩埋单元栅极相邻并且相对于所述掩埋单元栅极至少部分位于所述衬底远侧;
在所述衬底上依次形成绝缘层和缓冲层,所述缓冲层包括热氧化物层;
形成穿过所述缓冲层和所述绝缘层的初步接触,使得所述初步接触与所述器件隔离层的顶表面下方的所述结部分接触,并被所述器件隔离层、绝缘图案和初步缓冲图案包围;
在所述初步缓冲图案和所述初步接触上形成导电层;以及
基于部分地去除所述导电层、所述初步缓冲图案和所述初步接触,形成在所述绝缘图案上延伸的位线结构,其中所述位线结构具有在所述绝缘图案上的缓冲图案、在所述缓冲图案上的导线以及与所述结部分和所述导线连接的接触,其中所述缓冲图案包括热氧化物图案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811324290.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:鳍式集成电路器件及其阈值电压调节方法
- 下一篇:一种阵列基板及其制造方法