[发明专利]一种带有驱动辅助电路的结栅型晶体管

说明书

本发明提供一种带有驱动辅助电路的结栅型晶体管。本发明通过在栅极引入驱动辅助电路，其中驱动辅助电路包括可变阻抗网络和控制网络。这使可变阻抗网络在输入电压瞬态变化过程中由于控制网络的作用保持低阻抗，而在输入稳态时变为高阻抗并限制的栅极电流，从而降低器件损耗，提高系统的开关效率，且此驱动辅助电路使得门极开通延时很短。不仅如此，由于可变阻抗网络的分压作用，使得外加电压值大大增加，可以兼容传统Si器件驱动电路的电压等极，克服新一代半导体器件栅极功耗过大的缺点。

技术领域

本发明属功率半导体领域，具体涉及一种带有驱动辅助电路的结栅型晶体管。

背景技术

随着新能源的大力发展及电力电子的广泛应用，普通Si基器件无法满足在高压高温高频率环境下的应用。而第三代半导体如SiC和GaN材料具有禁带宽度大、击穿电压高以及热导率高等优良特性，为新一代电力电子器件和系统提供了可能。然而，由于第三代半导体功率器件的固有特性，现有的针对Si材料的驱动并不适合第三代半导体器件特别是SiCJFET和GaN HEMT的应用，主要表现在：一方面栅极所能承受电压较小，一般不超过5V，而现有驱动输入电压则一般超过10V；另一方面，其栅电流在器件稳态工作时较大，增加了栅极功耗和驱动功耗，不仅带来器件可靠性问题，还降低了整个电力系统的效率，并且提高了驱动电路的隔离设计难度。

目前文献中针对减小栅电流的方式主要有两种：串联大电阻和AC耦合电路。这些辅助驱动电路虽然能够降低稳态时的栅电流，仍引入了其他问题。对于如图2所示串联大电阻，其门极延时大，开关速度慢损耗高；对于如图3所示AC耦合电路，其门极延迟依然很高，驱动电路设计复杂，而且电容大难以集成。

发明内容

针对现有技术的缺陷，本发明提供一种带有驱动辅助电路的结栅型晶体管。本发明通过在栅极引入驱动辅助电路Q，其中驱动辅助电路Q包括可变阻抗网络Z和控制网络C。这使可变阻抗网络Z在输入电压瞬态变化过程中由于控制网络C的作用保持低阻抗，而在输入稳态时变为高阻抗并限制的栅极电流，从而降低器件损耗，提高系统的开关效率，且此驱动辅助电路使得门极开通延时很短。不仅如此，由于可变阻抗网络Z的分压作用，使得外加电压值大大增加，可以兼容传统Si材料驱动的输出电压等极，克服第三代半导体器件栅极易击穿的缺点。

实现本发明目的的技术方案为：一种带有驱动辅助电路的结栅型晶体管，包括：结栅型晶体管T和驱动辅助电路Q，其中驱动辅助电路Q包括可变阻抗网络Z和控制网络C；当驱动输入为稳态第一电位时，可变阻抗网络Z为低阻抗，当驱动输入突变为第二电位时，控制网络C可在短暂延时后将可变阻抗网络Z调整为高阻抗，当驱动输入进入第二电位稳态时，控制网络C使可变阻抗网络Z保持在高阻抗。

其中，所述的结栅型晶体管T的栅极为PN结、肖特结和异质结之中的至少一种。

其中，所述的结栅型晶体管T的体材料为Si，Ge，SiC，GaN，Al_xGa_1-xN，AlN，InP，钻石和Ga₂O₃中的至少一种。

其中，所述的可变电阻网络Z的低阻抗阻值小于50欧姆，其高阻抗阻值大于低阻抗的2倍。

其中，当所述的驱动输入为第一电位时结栅型晶体管T为关断，当所述的驱动输入为第二电位时结栅型晶体管T为开通。

其中，所述的第一电位为低电位，第二电位为高电位。

其中，所述的第一电位为高电位，第二电位为低电位。

其中，所述的短暂延时使得可变电阻网络Z的阻抗变化在结栅型晶体管T完全开通以后。

其中，所述的驱动辅助电路Q可为与结栅型晶体管T集成在同一芯片内的集成电路、置放在同一封装内的独立集成电路芯片、与驱动芯片集成在同一芯片上或者分立器件组装在电路系统中。