[发明专利]一种用于集成电路老化可靠性的筛选方法及片上测量系统

说明书

本发明公开一种用于集成电路老化可靠性的筛选方法及片上测量系统，该系统由可配置环形振荡器、边沿检测电路及测试与控制模块组成；可配置环形振荡器中的返回路径用于校准为一个时钟周期，可配置环形振荡器器中的匹配路径用于配置缓冲器路径的时延与关键路径时延相同，边沿检测电路用于匹配路径的校准过程，测试与控制模块用于控制整个测量系统的工作模式。本发明的测量系统可以在不同供电电压下对关键路径时延进行精确测量；可以对集成电路关键路径的老化速度进行预测。该老化可靠性筛选方法可以实现对集成电路进行快速老化可靠性筛选。此外，所设计的片上测量系统能够在电路正常运行时对关键路径进行时延测量，可以实时监测集成电路的老化程度。

技术领域

本发明涉及一种用于集成电路老化可靠性的筛选方法及片上测量系统，该测量系统可以实现在不同供电电压下对集成电路关键路径时延的精确测量。属于微型电子器件技术领域。

背景技术

集成电路(integrated circuit)是一种微型电子器件或部件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

随着硅技术的快速发展，先进的互补金属氧化物半导体(CMOS)元件的栅极长度不断减小。与此同时，未能同步减小的供电电压导致晶体管器件的沟道电流密度增加，器件的老化效应加剧。集成电路的老化效应主要为以下四种：静态偏置不稳定性效应(NBTI)，热载流子注入效应(HCI)，时间相关电介质击穿效应(TDDB)以及电子迁移效应(EM)。在上述四种老化效应中，NBTI和HCI被认为是决定集成电路寿命的主要老化效应。另一方面，对于深亚微米集成电路，工艺制造不确定性进一步增大，导致不同集成电路间老化速度差异增大。因此，尽管集成电路芯片可以通过结构性和功能性测试，但其在实际使用中仍面临因老化效应导致的失效问题。

NBTI和HCI老化效应对集成电路的影响表现在使其阈值电压增大，器件时延增加，进一步，集成电路路径时延增加，当路径时延增大到一定程度后，电路失效。NBTI和HCI老化效应受到使用时间，偏置电压，工作温度和制造不确定性的影响。因此，为了对所有集成电路进行寿命预测，集成电路老化模型多为最佳或最差情况，无法考虑制造不确定性对集成电路老化速度差异性影响。为此，考虑制造不确定性的集成电路老化物理模型被提出，制造不确定性对集成电路老化影响的统计模型被提出，然而上述无法确定单个集成电路的老化速度。

为了实现对集成电路的可靠性筛选，并挑选出具有婴儿缺陷的集成电路，制造者通常要对集成电路进行数小时乃至数天的老化加压测试。其测试成本远大于基于测试向量的测试方法(包括功能性测试和结构性测试)。因此，为了实现对集成电路的老化可靠性筛选，快速的可靠性筛选方法需要被提出。然而，由于集成电路的制造工艺误差增大，电路在实际应用中的老化情况差异增大，很难利用统一的老化模型完成对全部集成电路的寿命预测并实现可靠性筛选。实现单个芯片的可靠性筛选面临的问题主要体现在以下方面：

(a)单一的物理模型无法对集成电路的老化可靠性进行个体化预测；

(b)难以实现对决定集成电路寿命的关键路径进行可靠性检测；

(c)考虑制造不确定性的影响，表征集成电路老化可靠性的参数提取与测试困难。

基于上述原因，考虑以集成电路关键路径的初始阈值电压作为进行集成电路老化可靠性筛选的关键参数，并利用片上测试结构实现对不同关键路径初始阈值电压的快速测试。片上测试结构的优点在于：测量精度高，可以对集成电路的老化可靠性进行个性化预测，同时检测电路在使用中的实际老化情况。