[发明专利]一种服务器及其CPU IERR错误提示系统

说明书

本发明公开了一种服务器及其CPU IERR错误提示系统，包括状态提示模块；驱动模块；设有基本输入输出系统BIOS的检测模块，用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过所述驱动模块控制所述状态提示模块进行相应提示，其中，所述预设提示策略包括不同的所述判断结果组合对应的提示不同。可见，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。

技术领域

本发明涉及服务器维护技术领域，特别是涉及一种服务器及其CPU IERR错误提示系统。

背景技术

随着互联网和大数据的快速发展，海量数据正以前所未有的增长趋势冲击着各个行业，对IT基础设施的可维护性也提出了更高的要求。服务器作为数据中心的核心部件之一，未来对服务器的可维护性也提出了越来越高的要求。

在现有的服务器设计中，一般都会有个系统故障灯来表明系统故障。目前服务器在上电后，对于CPU的一般性错误，例如内存ECC或CPU过热的时候或CPU有CATER的时候，系统故障灯都会被点亮。但是目前很少有记录CPU IERR错误(IERR是一种严重的CPU错误，IERR错误表明对应的处理器有不可恢复的错误或与CPU相关的严重错误事件)的，从而造成终端用户问题定位难的问题，降低了服务器的可维护性。

发明内容

本发明的目的是提供一种服务器及其CPU IERR错误提示系统，本申请能够实现在CPU存在IERR错误时进行提示，且根据提示可以判定出哪个CPU出现故障，增强了服务器的可维护性，方便服务器生产和使用过程中的问题的定位。

为解决上述技术问题，本发明提供了一种服务器的CPU IERR错误提示系统，包括：

状态提示模块；

驱动模块；

设有基本输入输出系统BIOS的检测模块，用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断各个CPU是否存在IERR错误，并根据所有CPU的判断结果组合及预设提示策略通过所述驱动模块控制所述状态提示模块进行相应提示，其中，所述预设提示策略包括不同的所述判断结果组合对应的提示不同。

优选地，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：

在BIOS的自检阶段，通过BIOS获取服务器中所有CPU的状态信息。

优选地，所述通过BIOS获取服务器中所有CPU的状态信息的过程具体为：

在所述服务器运行阶段，通过BIOS在runtime里实时获取服务器中所有CPU的状态信息。

优选地，所述驱动模块为现场可编程逻辑门阵列FPGA。

优选地，所述状态提示模块为指示灯。

优选地，所述指示灯的个数为1个。

优选地，所述服务器中包括第一CPU和第二CPU；

所述检测模块具体用于通过BIOS获取服务器中所有CPU的状态信息，根据所述状态信息判断所述第一CPU和所述第二CPU是否存在IERR错误；

如果只有所述第一CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第一状态显示；

如果只有所述第二CPU存在IERR错误，则通过所述FPGA控制所述指示灯进行第二状态显示；

如果所述第一CPU和所述第二CPU均存在IERR错误，则通过所述FPGA控制所述指示灯进行第三状态显示；