[发明专利]一种基于AXI协议的多层次低延迟互连结构

权利要求书

1.一种基于AXI协议的多层次低延迟互连结构，其特征在于：核间总线互连单元和片上总线互连单元，核间总线互连单元用于多个处理器核之间的数据通讯；片上总线互连单元用于多个外部设备之间以及处理器核与外部设备之间的数据通讯；

核间总线互连单元多个主/从接口以及虚拟通道转换开关，主/从接口分别用于连接处理器核，虚拟通道转换开关基于识别码配置各处理器核之间的通讯通路；

虚拟通道转换开关包括处理器的识别码分配器、可配置互联通道；识别码分配器用于给多个处理器核Core分配识别码，多个处理器核Core基于分配识别码相互识别；可配置互联通道基于识别码配置处理器核之间的连接通道，使得配置处理器核之间能够进行相互通讯；

片上总线互连单元包括多层次互连结构、主设备接口、从设备接口以及多个转换桥；主设备接口用于连接从设备，从设备接口用于连接主设备；转换桥用于多种总线协议之间的转换；多层次互连结构用于主从设备之间的连接通讯；

多个转换桥包括AHBLite2AXI转换桥、AXI2AXI转换桥、AXI2AHB转换桥、AHB2APB转换桥；AHBLite2AXI转换桥通过从设备接口连接AXI总线矩阵开关，用于AHBLite总线协议与AXI总线协议的转换；AXI2AXI转换桥通过从设备接口连接AXI总线矩阵开关，通过主设备接口连接低延迟核间总线互连单元BMCNI，用于BMCNI与AXI总线矩阵开关的通讯连接；AXI2AHB转换桥通过主设备接口连接AXI总线矩阵开关，通过从设备接口连接AHB总线开关，用于AXI总线协议与AHB总线协议的转换；AHB2APB转换桥通过主设备接口连接AHB总线开关，用于AHB总线协议与APB总线协议的转换；

核间总线互连单元作为主设备连接到AXI总线矩阵开关；AXI总线矩阵开关包括虚拟通道和多个缓存，通讯频率高于阈值的主从设备，其接口连接虚拟缓存，主从设备之间加入虚拟通道，虚拟通道具有可配置节点，通过配置可配置节点建立通讯通道；

定时检测总线的请求和响应情况，将超时不响应总线释放，有效的防止总线死锁。

2.如权利要求1所述的基于AXI协议的多层次低延迟互连结构，其特征在于，多层次互连结构包括AXI总线矩阵开关和AHB总线开关，AXI总线矩阵开关通过AXI主设备接口连接AXI从设备，通过AXI从设备接口连接主设备；AHB总线开关通过AHB主设备接口连接AHB从设备，通过AHB从设备接口连接AHB主设备。

3.如权利要求1所述的基于AXI协议的多层次低延迟互连结构，其特征在于，从设备对读取的数据包中添加VALID信号，标识通道上的数据合法和控制信息可用，主设备使用READY信号标识准备好接收数据，如果VALID信号有效则接收该数据；LAST信号标识读操作中的最后一个数据传输。

4.如权利要求1所述的基于AXI协议的多层次低延迟互连结构，其特征在于，写数据通道实现主设备向从设备传输写数据，写数据包中包含STROBE信号，标识数据包中哪个字节有效；从设备利用写响应通道返回响应，每个写交易结束都返回完成信号DONE；最后一个突发传输信号后返回一个LAST信号。

5.如权利要求1所述的基于AXI协议的多层次低延迟互连结构，其特征在于，还包括定时器，从总线脱离空闲态开始计时，到总线完成一次传输任务计时结束，如果在规定的超时时限内总线仍没有响应请求，则认为总线已经处于死锁无响应状态。