[发明专利]一种基于AXI协议的多层次低延迟互连结构

说明书

本发明涉及一种基于AXI协议的多层次低延迟互连结构，包括高吞吐低延迟片上总线互连单元和核间总线互连单元，包含了AMBA多层次互连结构、AMBA从设备接口、AMBA主设备接口、AXI2AHB桥、AXI2AXI桥、AHB2APB桥以及AHBLite2AXI桥等多个转换桥。其中片上总线是负责内核与系统外设及高性能加速单元之间通信的多层次、低延迟总线互连单元；核间总线是处理多核之间互连通信的高吞吐、低延迟总线互连单元。本发明通过超时管理机制、加入虚拟多通道复用设计等技术，利用多层次总线互连结构，有效的提高了数据传输吞吐率，降低了传输延迟，同时兼顾了可靠性等性能。

技术领域

本发明涉及一种互连结构，特别是一种基于AXI协议的多层次低延迟互连结构，属于集成电路多核互连架构设计领域。

背景技术

随着集成电路技术的不断发展，为了达到更高的处理性能和效率，多核处理器已经成为主流设计。多核处理器的设计以IP核复用技术为基础，因此IP核以何种方法互连越来越影响处理器的数据吞吐率等性能指标。目前国际上有多种IP核互连规范，包括IBM的CoreConnect总线、ARM的AMBA(Advanced Microcontroller Bus Architecture)、SilicoreCorp的Wishbone、Altera的Avalon总线以及MIPS的ECTM Interface等。

其中AXI是ARM推出的AMBA 3.0总线协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI传输协议包含五条通道，分别是读地址通道、读数据通道、写地址通道、写数据通道和写响应通道，并且这些通道都是单向通道。读写交易拥有其对应的读写地址通道，地址通道作为一次交易所需的地址和控制信息的载体。一次突发读或写操作可以包含一次或者多次传输。每条通道都有对应的VALID和READY信号，构成了通道内的握手关系，用以传输数据及控制信息，双向的流控制机制使得主从设备能够操控数据和控制信息的流动和切断。AXI协议是基于突发传输方式的，主设备发送第一拍传输的首地址和控制信息，之后不再发送后面的数据对应的地址，即一个地址对应一串数据。该协议拥有独特的优势，包括分离的读写通信通道、独立的地址/控制和数据段、支持非对齐传输和OUTSTANDING传输，更加容易进行时序收敛等，其技术丰富了现有的AMBA标准内容，满足超高性能和复杂处理器设计需求，已经被广泛应用于多核处理器的设计中。

在复杂多核处理器的设计过程中会涉及到核与核之间、核与加速单元之间、核与外设之间等多个模块间的互连通信，涉及到数据一致性和互连总线数据吞吐率低等一系列问题。所以有必要在低延迟总线设计方面进行改进，提高数据吞吐率的同时兼顾可靠性及功耗等性能要求。

发明内容

本发明的目的在于克服现有技术的不足，提出一种基于AXI协议的多层次低延迟互连结构，增加了数据传输的并行度，降低了传输延迟，有效提高了数据吞吐率，同时兼顾了传输可靠性等性能要求。

本发明目的通过如下技术方案予以实现：

提供一种基于AXI协议的多层次低延迟互连结构，核间总线互连单元和片上总线互连单元，核间总线互连单元用于多个处理器核之间的数据通讯；片上总线互连单元用于多个外部设备之间以及处理器核与外部设备之间的数据通讯。

优选的，核间总线互连单元多个主/从接口以及虚拟通道转换开关，主/从接口分别用于连接处理器核，虚拟通道转换开关基于识别码配置各处理器核之间的通讯通路。

优选的，虚拟通道转换开关包括处理器的识别码分配器、可配置互联通道；识别码分配器用于给多个处理器核Core分配识别码，多个处理器核Core基于分配识别码相互识别；可配置互联通道基于识别码配置处理器核之间的连接通道，使得配置处理器核之间能够进行相互通讯。