[发明专利]半导体器件及其制造方法

说明书

本申请涉及半导体器件及其制造方法。改善了半导体器件的性能。多个第一栅极图案形成在半导体衬底的一部分的鳍之上。在相邻的第一栅极图案之间形成包括金属氧化物膜的栅极绝缘膜。然后，在栅极绝缘膜之上形成存储器栅极电极，以填充在相邻的第一栅极图案之间。然后，选择性地去除第一栅极图案，以经由栅极绝缘膜在存储器栅极电极的侧表面处形成第二栅极图案。然后，将离子注入到从存储器栅极电极和第二栅极图案露出的鳍中，以在鳍中形成延伸区域。在形成延伸区域期间，在鳍的侧表面处不形成栅极绝缘膜，因此没有抑制离子注入。

相关申请的交叉引用

2017年11月30日提交的日本专利申请No.2017-229777的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

技术领域

本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种可有效地应用于包括鳍型晶体管的半导体器件的技术。

背景技术

作为能够实现更高的操作速度、漏电流和功耗的减小以及半导体元件的小型化的场效应晶体管，已知鳍型晶体管。鳍型晶体管(FINFET：鳍型场效应晶体管)是例如下面的半导体元件：具有突出在半导体衬底之上的半导体层作为沟道区域，并且具有以使得跨越突出的半导体层而延伸的方式形成的栅极电极。

此外，作为电可写/可擦除非易失性半导体存储器，已经广泛使用闪存存储器或EEPROM(电可擦除可编程只读存储器)。存储器件具有：在MISFET(金属绝缘体半导体场效应晶体管)的栅极电极下方的俘获(trap)绝缘膜或由氧化物膜包围的导电浮置栅极电极。存储器件使用浮置栅极电极或俘获绝缘膜处的电荷累积状态作为存储信息，并读出该信息作为每个晶体管的阈值。俘获绝缘膜表示能够累积电荷的绝缘膜。作为其一个例子，可以提及氮化硅膜。将电荷注入/放电到这样的电荷累积层中使得每个MISFET阈值变化并且用作存储元件。闪存存储器也称为MONOS(金属-氧化物-氮化物-氧化物-半导体)型晶体管。此外，已广泛使用分裂栅极型存储器单元，其使用MONOS型晶体管作为用于存储器的晶体管并且还附加地具有用于控制的晶体管。

专利文献1公开了一种形成分裂栅极型存储器单元的技术，所述存储器单元包括具有FINFET结构的MONOS型晶体管。

专利文献2公开了以下技术：通过在用于控制的晶体管的栅极电极和虚设图案之间掩埋MONOS型晶体管的栅极电极来形成分裂栅极型存储器单元。

所引用的文献

[专利文献1]日本未审查专利申请公开No.2017-045860

[专利文献2]日本未审查专利申请公开No.2016-165010

发明内容

当包括MONOS型晶体管的分裂栅极型存储器单元被形成有鳍结构时，为了改善存储器单元的性能，期望增强在鳍中的离子注入的可控性的技术、在鳍表面处稳定形成外延层的技术或者其他技术。

其他目的和新颖特征将从本说明书的描述和附图中显而易见。

本申请中公开的代表性实施例将简要描述如下。

一个实施例的用于制造半导体器件的方法包括以下步骤：在半导体衬底的一部分的突出部分之上形成多个第一栅极图案；在相邻的第一栅极图案之间形成包括金属氧化物膜的第一栅极绝缘膜；以及以使得在相邻的第一栅极图案之间进行填充的方式，在第一栅极绝缘膜之上形成存储器栅极电极。此外，用于制造半导体器件的方法包括以下步骤：选择性地去除多个第一栅极图案，并且由此经由第一栅极绝缘膜在存储器栅极电极的侧表面处形成第二栅极图案；以及对从存储器栅极电极和第二栅极图案露出的突出部分进行离子注入，并且由此在突出部分中形成杂质区域。

根据一个实施例，可以改善半导体器件的性能。

附图说明