[发明专利]半导体存储装置及其复位方法

说明书

本发明的半导体存储装置及其复位方法可防止在复位动作时主侧的存储芯片与从侧的存储芯片之间的忙碌状态的不一致。本发明的闪速存储器设备包含主侧的存储芯片与至少一个从侧的存储芯片。主侧的存储芯片的控制器基于自外部输入的地址来选择主侧的存储芯片或从侧的存储芯片，当输入有复位指令时，进行所选择的存储芯片的复位，且将自主侧的存储芯片的存储单元阵列的特定区域中读出的数据设定于寄存器中。控制器以对寄存器的数据设定所需要的时间比所选择的存储芯片的复位所需要的时间长的方式控制复位的读出。

技术领域

本发明涉及一种堆叠(stack)有多个裸片(die)或芯片(chip)的半导体存储装置及其复位方法，且涉及一种搭载有串行外部接口(serial peripheral interface，SPI)功能的闪速存储器(flash memory)。

背景技术

多芯片封装(multichip package)是将多个相同种类或不同种类的裸片或芯片堆叠在一个封装内而成者，例如，可通过堆叠相同种类的存储芯片(memory chip)来扩大存储容量、或者通过堆叠不同种类的存储芯片来提供不同的储存(storage)功能。例如，专利文献1的非易失性半导体存储装置是将多个存储阵列芯片(memory array chip)和用以控制存储阵列芯片的控制芯片层叠，并将存储阵列芯片的贯通电极和控制芯片的贯通电极对准，而进行两贯通电极的电性连接。另外，专利文献2的半导体设备(device)是将主闪速存储器芯片(master flash memory chip)和从闪速存储器芯片(slave flash memory chip)层叠，并使从闪速存储器芯片的非核心(core)电路不存在，而自主闪速存储器芯片对从闪速存储器芯片供给设备动作所需要的信号及电压。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2008-300469号公报

[专利文献2]日本专利特开2014-57077号公报

[发明所要解决的课题]

在堆叠有多个存储芯片的存储设备(memory device)中，有如下者：各个存储芯片监控(monitor)自主计算机(host computer)输出的地址(address)，并检测自身是否为被选择的存储芯片。主计算机不需要用以选择存储芯片的特定的指令(command)，只要像处理单片(monolithic)的存储芯片那样对存储设备输出指令或地址即可。

另外，还能够将经堆叠的存储芯片的其中一个设定为主(master)，将另一个设定为从(slave)，并进行主芯片或从芯片的识别。主/从的设定例如可通过熔断器(fuse)或金属选件(metal option)来进行。例如，将主侧的存储芯片的标识(identification，ID)设定为“00”，将从侧的存储芯片的ID设定为“01”，主侧的存储芯片可在BA10＝L(块地址(blockaddress)“10”为L)时被选择，且从侧的存储芯片可在BA10＝H时被选择。

然而，在这种单片堆叠的闪速存储器中，可能发生主侧的存储芯片是忙碌(busy)的期间和从侧的存储芯片是忙碌的期间不一致的情况。例如，有以下课题：尽管主侧的存储芯片不是忙碌状态，但若从侧的存储芯片是忙碌状态，则即使根据来自主计算机的地址而选择从侧的存储芯片，也无法在从侧的存储芯片中执行由主计算机所指示的动作。

发明内容

本发明解决了这种现有课题，目的在于提供一种防止主侧的存储芯片和从侧的存储芯片之间的忙碌状态的不一致的半导体装置。

[解决课题的技术手段]