[发明专利]基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计

权利要求书

1.基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计，其特征在于，与采用单一的算法实现的伪随机数发生器相比，该设计的特点是产生的序列伪随机性更好；首先由于分数阶微积分相较于整数阶微积分能更客观地揭示和描述实际系统的物理特性，所以分数阶混沌系统相比于整数阶混沌系统更加复杂，在产生随机序列时更有优势；其次祖冲之算法非常易于硬件实现，占用的逻辑资源少，并且产生的流密码序列也具有较好的随机性；最后通过异步FIFO同步两个算法产生的序列，利用伪随机数产生控制算法，对两个算法产生的序列进行处理，得到新的序列，再将得到的序列缓存到异步FIFO中，以便于FPGA输出伪随机数。

2.基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计，其特征在于，首先该方案使用的分数阶混沌系统是一个新的具有多翼的四维系统，动力学特性更加复杂，产生的序列伪随机性比一般的分数阶系统更好，该系统如式(1)所示，其中q_i(i＝1,2,3,4)为分数阶阶数；其次本发明采用数值分析的方法实现分数阶混沌系统，先将系统利用分数阶微积分Grunwald-Letnikov(GL)定义和短记忆规则离散化，记忆长度为L＝60,离散化后的系统如式(2)所示，再使用有限状态机用verilog硬件编程语言实现；最后本发明采用定点数的格式实现该系统，对于式(2)混沌部分用的定点数的宽度为35bit(高15位为整数部分，低20位为小数部分)，乘累加部分(GL部分)由于参数化为定点数时前面有很多零，为了提高精度将参数前面的多余的零去掉，只保留符号位，从而减少硬件消耗，提高系统性能；

。

3.根据权利要求1所述的基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计，其特征在于，该方案的祖冲之算法的初始密钥使用分数阶混沌系统产生的随机数，提高祖冲之算法的安全性。

4.根据权利要求1所述的基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计，其特征在于，伪随机数产生控制算法结合两个算法产生的序列生成最后输出的伪随机数；分数阶混沌系统可以产生四路序列，将每路数小数点后八位截取出来拼接为一个32位的数存入第一个异步FIFO，设这个序列为φ，祖冲之算法产生的序列每个数的位宽本来就是32位的，直接存入第二个异步FIFO，设这个序列为同时从两个异步FIFO中读取一个数，φ(i)和(序列的第i个数)，将φ(i)拆分四个8位的数分别表示为φ(i)₀、φ(i)₁、φ(i)₂和φ(i)₃，同理也拆分为和先根据这个结果在φ(i)₀、φ(i)₁、φ(i)₂和φ(i)₃选取一个，如果则取φ(i)₂，再φ(i)₂mod4，根据这个结果在和选取一个，如果φ(i)₂mod4＝1，则取最后φ(i)₂和异或得到输出，存入第三个异步FIFO；并且这个算法采用流水线的结构实现，提高算法的吞吐率。

5.根据权利要求1所述的基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计，其特征在于，使用了三个异步FIFO，作用都是同步，第一个和第二个异步FIFO都是对两个算法产生的序列进行同步，因为两个算法产生的序列的速度不可能相等，为了保证伪随机数产生控制算法读取的数不漏掉，所以采用异步FIFO；第三个异步FIFO是为了与外部电路同步。