[发明专利]基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计

说明书

本发明提出了一种基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计。首先为了使分数阶混沌系统的动力学特性更加复杂，从而产生具有更高的复杂性和随机性的序列，本发明设计了一个新的四维多翼的分数阶混沌系统。其次由于目前分数阶混沌系统的FPGA实现大多采用Bode图频域近似法，实现的系统很不灵活，为了解决这个问题，本发明采用时域近似法实现分数阶混沌系统。最后，目前伪随机数发生器用单一算法较多，为了进一步提高伪随机数发生器的性能，使产生的伪随机序列的随机性更好，本发明提出一种基于分数阶混沌和祖冲之算法的伪随机数发生器，通过设计的伪随机数产生控制算法融合两个算法产生的序列，从而增加伪随机序列的随机特性。

技术领域

本发明涉及保密通信、数字集成电路设计技术领域，具体涉及一种基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计。

背景技术

随机数可以分为三类：真随机数、准随机数和伪随机数。真随机数：产生的数不可预测，也不可能重复产生两个相同的真随机数序列；真随机数只能通过某些随机的物理过程来产生，如放射性衰变、电子设备的热噪声等。准随机数：其随机数序列不具备随机性质，仅仅是用来处理问题能够得到正确的结果。伪随机数：通过某种数学公式或者算法产生的数值序列；虽然在数学意义上伪随机不是随机的，但是如果通过统计检验，可以当成真随机数使用。真随机数因效率低且不可重现等原因而不易于工程实现。为了满足应用需求，人们开始研究利用数学递推公式产生随机序列，即伪随机序列。伪随机数发生器产生的伪随机序列不仅具有良好的随机特性和接近于白噪声的相关函数，而且有预先的可确定性和可重复性，使其在加密、雷达信号设计及通信系统中得到了广泛的应用。随着通信系统向高速和高性能方向发展，对伪随机序列的生成提出了更高的要求：生成速度快、序列长度长、随机特性好。FPGA由于具有并行执行特性、低成本和高性能等特点，所以越来越多的伪随机数发生器利用FPGA实现。

混沌系统是一个非线性动力系统，它产生的伪随机序列具有良好的非相关性、随机性和复杂性，且对初始值和参数非常敏感，稍微改变初始值或参数中的一位即可生成完全不同的序列，非常适合作为伪随机数发生器的算法。分数阶微积分在许多应用科学领域能更加准确地描述自然现象，如材料记忆、电力分形网络和机械阻尼特性等，因为分数阶微积分具有记忆特性，会考虑过去的结果对现在的影响，而不只是输入对结果的影响，这更加符合物理现象。分数阶混沌系统是在混沌系统中引入分数阶微积分，从而使原系统具有记忆的特点，使其能更逼真的描述混沌系统所抽象的物理现象，所以分数阶混沌系统比一般混沌系统具有更好的随机性和复杂度。为了满足现在对伪随机数的要求，分数阶混沌系统作为伪随机数发生器的算法比混沌系统更有优势。

目前分数阶混沌系统FPGA实现的方法中，Bode图频域近似法用的较多，先将分数阶混沌系统利用拉普拉斯变换到频域，然后将近似为整数阶，再反变换，可以得到更多维的与原分数阶混沌系统近似的整数阶混沌系统，再之后采用整数阶混沌系统实现的方法实现，该方法的优点是可以采用原有的技术实现系统，缺点是误差大，数学变换繁琐，特别是每次分数阶阶数改变时，需要重新求近似系统，非常麻烦。本发明采用时域近似法实现，不需要繁琐的变换，改变参数也非常简单，不需要重新设计系统，而且误差小。

祖冲之算法是我国自主设计的一个面向字的流密码，是运用于移动通信4G网络中的国际标准密码算法。它采用128位的初始密钥和一个128位的初始向量作为输入，生成32位关于字的密钥流。生成的密钥流具有良好的随机性，并且该算法在设计时就考虑了硬件设计的问题，与AES和DES等传统的加密算法相比，占用的硬件资源更少。

目前伪随机数发生器用单一算法较多，为了进一步提高伪随机数发生器的性能，使产生的伪随机序列的随机性更好，本发明提出一种基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计。

发明内容