[发明专利]用于半导体器件的图案化方法和由此产生的结构

权利要求书

1.一种形成半导体器件的方法，包括：

在第二覆盖层上方形成第一覆盖层，所述第二覆盖层位于第一掩模层上方，所述第一掩模层位于介电层上方；

在所述第一覆盖层中图案化开口，所述开口具有目标宽度；

用第一材料填充所述开口以形成掩蔽元件；

在所述第一覆盖层上方形成第二掩模层，并且图案化所述第二掩模层以形成第一掩模，所述第一掩模包括多个开口；

使用所述第一掩模和所述掩蔽元件蚀刻所述第一覆盖层和所述第二覆盖层，其中，所述掩蔽元件防止所述第二覆盖层的部分被蚀刻；

通过所述第二覆盖层图案化所述第一掩模层以形成第二掩模；

通过所述第二掩模图案化所述介电层，所述介电层的图案化暴露位于所述介电层下面的导电部件；以及

在所述介电层中形成导线，所述导线接触所述导电部件。

2.根据权利要求1所述的方法，其中，所述开口的目标宽度等于：

2X+S+2×(Z²+V²)^0.5；

其中，2X是虚拟布局中的所述开口的目标宽度，其中，所述S为所述导线的实际线端在虚拟布局中的计划线端的任一侧上最远距离，所述S是偏置范围2S的一半，其中，所述Z为所述导线的实际切口宽度比虚拟布局的计划导线的目标切口宽度宽了或窄了的数量，所述Z是切口宽度变化2Z的一半，并且，所述V为所述计划导线的计划线切口的计划中心轴偏离使用所述计划线切口作为指导形成的所述导线的实际线切口的中心轴的距离，所述V限定线切口在实际位置和计划位置之间的容差。

3.根据权利要求2所述的方法，其中，通过使用处理系统虚拟地设计将要形成的半导体器件来确定所述开口的目标宽度。

4.根据权利要求2所述的方法，其中，所述掩蔽元件由无机材料形成，其中，所述无机材料相对于所述第二掩模层的材料具有高蚀刻选择性。

5.根据权利要求2所述的方法，其中，所述第一覆盖层的厚度大于或等于所述开口的目标宽度的一半。

6.根据权利要求2所述的方法，其中，在所述第一覆盖层和所述第二覆盖层之间设置蚀刻停止层，并且所述第一覆盖层和所述蚀刻停止层的组合厚度满足以下关系：

T1+T2＝T3×(1+目标OE％/SEL)；

其中，T1是所述第一覆盖层的厚度，T2是所述蚀刻停止层的厚度，T3是所述第二掩模层的厚度，目标OE％是用于处理技术的目标过蚀刻百分比，以及SEL是所述第二掩模层相对于所述蚀刻停止层的蚀刻选择性。

7.根据权利要求2所述的方法，其中，在所述第二掩模层的图案化期间消耗所述掩蔽元件。