[发明专利]用于半导体器件的图案化方法和由此产生的结构

说明书

本发明的实施例提供了一种半导体器件以及形成半导体器件的方法。该方法包括在目标层上方形成第一掩模层，在第一掩模层上方形成多个间隔件，在多个间隔件上方形成第二掩模层，并图案化第二掩模层以形成第一开口，其中，在平面图中，开口的主轴在与多个间隔件中的间隔件的主轴垂直的方向上延伸。该方法还包括在开口中沉积牺牲材料，图案化牺牲材料，使用多个间隔件和图案化的牺牲材料蚀刻第一掩模层，使用蚀刻的第一掩模层蚀刻目标层以在目标层中形成第二开口，并且用导电材料填充目标层中的第二开口。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其形成方法。

背景技术

随着半导体器件不断地按比例缩小，各种处理技术(例如，光刻)适用于允许制造尺寸越来越小的器件。例如，随着栅极的密度增加，器件中各种部件(例如，上面的互连部件)的制造工艺适用于与器件部件的按比例缩小整体地兼容。然而，随着半导体工艺越来越小的工艺窗口，这些器件的制造已经接近并且甚至超过光刻设备的理论极限。随着半导体器件不断缩小，器件的元件之间的期望间距(即节距)小于可使用传统的光学掩模和光刻设备制造的节距。

发明内容

根据本发明的一个方面，提供了一种形成半导体器件的方法，包括：在目标层上方形成第一掩模层；在所述第一掩模层上方形成多个间隔件；在所述多个间隔件上方形成第二掩模层并且图案化所述第二掩模层以形成第一开口，其中，在平面图中，所述开口的主轴在与所述多个间隔件中的间隔件的主轴垂直的方向上延伸；在所述开口中沉积牺牲材料；图案化所述牺牲材料；使用所述多个间隔件和图案化的所述牺牲材料蚀刻所述第一掩模层；使用蚀刻的所述第一掩模层蚀刻所述目标层，以在所述目标层中形成第二开口；以及用导电材料填充位于所述目标层中的所述第二开口。

根据本发明的另一个方面，提供了一种形成半导体器件的方法，包括：在第二覆盖层上方形成第一覆盖层，所述第二覆盖层位于第一掩模层上方，所述第一掩模层位于介电层上方；在所述第一覆盖层中图案化开口，所述开口具有目标宽度；用第一材料填充所述开口以形成掩蔽元件；在所述第一覆盖层上方形成第二掩模层，并且图案化所述第二掩模层以形成第一掩模，所述第一掩模包括多个开口；使用所述第一掩模和所述掩蔽元件蚀刻所述第一覆盖层和所述第二覆盖层，其中，所述掩蔽元件防止所述第二覆盖层的部分被蚀刻；通过所述第二覆盖层图案化所述第一掩模层以形成第二掩模；通过所述第二掩模图案化所述介电层，所述介电层的图案化暴露位于所述介电层下面的导电部件；以及在所述介电层中形成导线，所述导线接触所述导电部件。

根据本发明的又一个方面，提供了一种半导体器件，包括：介电层；电源导轨，延伸穿过所述介电层，其中，所述电源导轨的侧壁包括一个或多个扭结；第一组互连线，位于所述电源导轨第一侧上且位于所述介电层中；以及第二组互连线，位于所述电源导轨第一侧上且位于所述介电层中，其中，所述一个或多个扭结的第一扭结横向地定位在所述第一组互连线和所述第二组互连线之间。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10和图11示出根据一些实施例的制造半导体器件的各个中间阶段的截面图。

图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图21A、图21B、图22A和图22B示出根据一些实施例的制造半导体器件的各个中间阶段的截面图和平面图。

图23和图24示出根据一些实施例的制造半导体器件的各个中间阶段的截面图；

图25A和图25B示出根据一些实施例的制造半导体器件的中间阶段的截面图和平面图。

图26是根据一些实施例的方法的流程图。