[发明专利]一种半导体器件的终端结构及其制造方法

说明书

本发明涉及一种半导体器件的终端结构及其制造方法，在终端保护区，第一导电类型漂移区内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环，连续场限环间设置有若干个间隔场限环，间隔场限环由若干个间隔分布的场限环注入区包围呈环形，且若干个间隔场限环、间隔场限环与连续场限环均连成一片，形成以场限环注入区为中心的浓度渐变梯度；本发明器件制造方法与现有半导体工艺兼容，不仅能提高器件的耐压能力，且能减小终端的宽度，增大有源区的面积，进而降低器件导通电阻。

技术领域

本发明涉及一种半导体器件结构及其制造方法，尤其是一种半导体器件的终端结构及其制造方法，属于半导体器件的制造技术领域。

背景技术

在功率半导体器件领域，现有的金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）通常采用场限环结构作为终端结构，所述传统结构的终端保护区在第一导电类型漂移区2上设有至少一个第二导电类型场限环5，利用多个场限环的分压作用，用来改善芯片外围的局部电场集中效应，从而提升芯片的击穿电压及可靠性，虽然场限环结构能够有效提高终端耐压，但对于高压产品，想进一步提高耐压，需增加场限环的数量，这样会使得终端的宽度较大，有源区面积减小，不利于降低导通电阻。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种能提高耐压能力的半导体器件终端结构及其制造方法，该器件制造方法与现有半导体工艺兼容，不仅能提高器件的耐压能力，且能减小终端的宽度，增大有源区的面积，进而降低器件导通电阻。

为实现以上技术目的，本发明的技术方案是：一种半导体器件的终端结构，包括终端保护区，所述终端保护区环绕在元胞区的周围，所述终端保护区包括半导体基板，所述半导体基板包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，其特征在于，在终端保护区，所述第一导电类型漂移区内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环，连续场限环间设置有若干个间隔场限环，所述间隔场限环由若干个间隔分布的场限环注入区包围呈环形，且若干个间隔场限环、间隔场限环与连续场限环均连成一片，形成以场限环注入区为中心的浓度渐变梯度。

进一步地，在终端保护区，所述第一导电类型漂移区上设有场氧化层，所述场氧化层上覆盖有间隔分布的栅极导电多晶硅和浮空导电多晶硅，所述栅极导电多晶硅、浮空导电多晶硅及场氧化层上覆盖有绝缘介质层，所述绝缘介质层上设有栅极金属与终端金属，所述栅极金属穿过绝缘介质层内的通孔与栅极导电多晶硅接触，所述终端金属穿过绝缘介质层内的通孔与浮空导电多晶硅接触。

进一步地，在终端保护区的最外侧还设有截止环结构，所述截止环结构包括位于第一导电类型漂移区内的第二导电类型阱区、位于第二导电类型阱区内的第一导电类型阱区及截止环金属，所述截止环金属穿过绝缘介质层分别与浮空导电多晶硅、第一导电类型阱区接触。

进一步地，在有源区，在所述第一导电类型漂移区内设有第二导电类型体区、位于所述第二导电类型体区内的第一导电类型源区及位于第二导电类型体区间的栅氧化层、栅极导电多晶硅，所述栅氧化层位于栅极导电多晶硅下方，所述栅极导电多晶硅上覆盖有绝缘介质层，所述绝缘介质层的通孔内填充有源极金属，所述源极金属穿过绝缘介质层内的通孔与第二导电类型体区内的第一导电类型源区接触。

进一步地，在有源区到终端保护区的过渡区，靠近有源区的连续场限环与第一导电类型漂移区内的第二导电类型体区连接，且第二导电类型体区的结深小于场限环的结深。

为了进一步实现以上技术目的，本发明还提出一种半导体器件的终端结构的制造方法，其特征是，包括如下步骤：