[发明专利]使用减少引脚数量的互连端子的非易失性存储器

权利要求书

1.一种处理设备，包括：

硬件逻辑电路，其用于实现硬件状态机；以及

多个互连端子，其耦合到所述硬件逻辑电路，所述硬件逻辑电路用于：

经由串行通信接口在所述多个互连端子中的第一互连端子处从存储器设备接收指示所述存储器设备是NAND型存储器设备的第一信号；

确定第二信号是否已经在所述多个互连端子中的第二互连端子处从所述存储器设备被接收到，所述第二信号指示所述NAND型存储器设备被初始化；以及

响应于确定指示所述NAND型存储器设备被初始化的所述第二信号已经从所述存储器设备被接收到，在所述多个互连端子中的所述第二互连端子和第三互连端子处执行与所述NAND型存储器设备相关联的操作。

2.如权利要求1所述的处理设备，还包括：时钟生成电路，其耦合到所述多个互连端子中的第四互连端子，所述时钟生成电路用于生成将在所述多个互连端子中的第四互连端子处提供给所述存储器设备的定时信号。

3.如权利要求1所述的处理设备，其中，所述操作是读操作，其中，用于所述读操作的所述硬件逻辑电路用于：

在所述第二互连端子和所述第三互连端子处将第一读控制信号发送到所述NAND型存储器设备；

在所述第二互连端子处从所述NAND型存储器设备接收第二读控制信号，所述第二读控制信号指示所述NAND型存储器设备准备好提供与所述读操作相关联的数据；以及

在所述第二互连端子和所述第三互连端子处从所述NAND型存储器设备接收与所述读操作相关联的所述数据。

4.如权利要求1所述的处理设备，其中，所述操作是写操作，其中，用于所述写操作的所述硬件逻辑电路用于：

在所述第二互连端子和所述第三互连端子处将第一写控制信号发送到所述NAND型存储器设备；

在所述第二互连端子处从所述NAND型存储器设备接收第二写控制信号，所述第二写控制信号指示所述NAND型存储器设备准备好接收与所述写操作相关联的数据；以及

在所述第二互连端子和所述第三互连端子处将与所述写操作相关联的所述数据提供给所述NAND型存储器设备。

5.如权利要求1所述的处理设备，还包括：

采样和保持电路，其用于测量与在所述多个互连端子处接收的信号相关联的值，保持与所述信号相关联的所述值并且产生与所述值相对应的输出；以及

数据缓冲器，其能够操作地耦合到所述采样和保持电路，所述数据缓冲器用于存储与所述值相对应的所述输出。

6.如权利要求1所述的处理设备，其中，所述硬件逻辑电路还用于：

在所述多个互连端子中的所述第二互连端子处从所述存储器设备接收指示所述NAND型存储器设备未被初始化的第三信号。

7.如权利要求1所述的处理设备，其中，所述多个互连端子少于七个互连端子。

8.一种系统，包括：

处理设备，其包括多个互连端子；以及

存储器设备，其包括NAND型存储器设备，所述NAND型存储器设备经由串行通信接口在所述多个互连端子处能够操作地耦合到所述处理设备，其中，所述NAND型存储器设备用于经由所述多个互连端子将信号发送到所述处理设备，所述处理设备用于：

在所述多个互连端子中的第一互连端子处接收第一信号；

基于所述第一信号来确定所述存储器设备包括所述NAND型存储器设备；

在所述多个互连端子中的第二互连端子处接收第二信号；

基于所述第二信号来确定所述NAND型存储器设备被初始化；以及

在所述多个互连端子中的所述第二互连端子和第三互连端子处执行与所述NAND型存储器设备相关联的操作。

9.如权利要求8所述的系统，其中，所述多个互连端子中的所述第二互连端子包括两用输入输出端子。