[发明专利]包括共模提取器的存储器器件

说明书

存储器器件可以被配置为从存储器器件外部接收差分数据选通信号和外部数据信号，存储器器件可以包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，基于外部数据信号和共模信号生成内部数据信号，并基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。

相关申请的交叉引用

本申请要求于2017年11月17日在韩国知识产权局提交的韩国专利申请第10-2017-0153976号的权益，其公开通过引用而整体并入本文。

技术领域

发明构思的示例实施例涉及一种包括关于差分信号的共模提取器的存储器器件。

背景技术

半导体存储器器件可以分类为诸如动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和静态RAM(Static RAM，SRAM)的易失性存储器，和诸如电可擦除可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)、铁电RAM(Ferroelectric RAM，FRAM)、相变RAM(Phase-change RAM，PRAM)、磁RAM(MagneticRAM，MRAM)、和闪存存储器的非易失性存储器。易失性存储器需要电源以不丢失存储的数据，而非易失性存储器即使未供应电源也会保留存储的数据。

半导体存储器器件可以响应于可以以规则间隔输入的数据选通信号来输入和输出数据。

发明内容

发明构思的示例实施例提供了一种能够补偿参考电压的噪声以提高内部数据信号的准确度的存储器器件。

根据发明构思的示例实施例，提供了一种被配置为从存储器器件外部接收差分数据选通信号和外部数据信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，基于外部数据信号和共模信号生成内部数据信号，并基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。

根据发明构思的另一示例实施例，提供了一种被配置为从存储器器件外部接收差分时钟信号和外部命令/地址信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分时钟信号的共模以生成时钟共模信号，基于外部命令/地址信号和时钟共模信号生成内部命令/地址信号，并基于差分时钟信号生成内部时钟信号，内部时钟信号与锁存内部命令/地址信号相关联。

根据发明构思的另一示例实施例，提供了一种被配置为从存储器控制器接收差分数据选通信号和外部数据信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，使得共模信号的电压电平与外部数据信号的逻辑高电压电平和逻辑低电压电平的平均值相同，并基于外部数据信号和共模信号生成内部数据信号。

附图说明

根据以下结合附图的详细描述，将更清楚地理解发明构思的示例实施例，其中：

图1是根据示例实施例的存储器系统的框图；

图2是图1的存储器器件的示例的框图；

图3是图2的共模提取器的示例的电路图；

图4是用于解释根据示例实施例的存储器器件的操作的时序图；

图5是图1的存储器器件的示例的框图；

图6A是图5的数据信号接收器的示例的框图；

图6B是图6A的数据信号接收器的示例的电路图；

图7A是图5的数据信号接收器的示例的框图；

图7B是图7A的数据信号接收器的示例的电路图；