[发明专利]一种半导体器件的制造方法和半导体器件

说明书

本发明提供一种半导体器件的制造方法和半导体器件。所述方法包括：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；去除所述核心层和所述介质阻挡层以露出所述刻蚀区。根据本发明提高了器件性能和良率。

技术领域

本发明涉及半导体制造领域，具体而言涉及一种半导体器件的制造方法和半导体器件。

背景技术

随着半导体工艺节点的不断减小，半导体制造难度与日俱增。普通光刻-刻蚀技术已经无法满足半导体制造的需要。多重图形化技术成为业界普选的技术之一，多重图形化技术基于现有光刻工艺进行改动，改进了相邻半导体图形之间的最小节距(pitch)。

基于光刻-蚀刻-再光刻-再刻蚀的双重成像技术(LELE DP)，两次光刻两次刻蚀基于同一光刻胶上完成，容易发生掩膜上相邻图形对不准，而造成节距走步(pitchwalking)。

专用于后段(BEOL)制造工艺的侧墙辅助自对准双图形化(SADP)工艺具有工艺简单，成本低的特点。然而，现有工艺中，采用侧墙辅助的自对准双图形化工艺往往发生用作后续工艺基础的核心层及其侧壁图形的刻蚀工艺难以控制，使得用作刻蚀半导体衬底的掩膜的介质层损失严重，影响后续对半导体衬底进行刻蚀的工艺。

为此，有必要提出一种新的半导体器件的制造方法和半导体器件，用以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层包括刻蚀区和保留区，所述保留区为去除所述刻蚀区后用作刻蚀所述半导体衬底的掩膜的区域；

在所述介质层上形成图案化的核心层和覆盖所述介质层和所述核心层的侧墙层，相邻两个所述核心层之间的所述侧墙层形成凹槽；

对所述侧墙层执行图形化工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层，以露出所述刻蚀区的第一部分；

形成覆盖所述第一部分的介质阻挡层，所述介质阻挡层顶部与所述核心层齐平；

去除所述核心层和所述介质阻挡层以露出所述刻蚀区。

示例性地，所述保留区包括由部分所述凹槽底部的介质层构成的第一区域，对所述侧墙层执行图形化工艺的步骤包括：

形成侧墙阻挡层，所述侧墙阻挡层填充所述第一区域的所述凹槽，所述侧墙阻挡层的顶部与覆盖在所述核心层顶部表面的所述侧墙层齐平；

执行刻蚀工艺，以去除位于所述核心层顶部表面和位于所述刻蚀区中的所述凹槽底部的所述侧墙层。

示例性地，所述形成阻挡层的步骤包括：

形成填充所述凹槽并覆盖所述侧墙层的图案化的填充材料层，所述填充材料层露出所述第一区域上的所述凹槽；

形成覆盖所述填充材料层并填充所述第一区域上的所述凹槽的侧墙阻挡材料层；