[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；图形化所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括底部鳍部以及位于所述底部鳍部上的顶部鳍部，与所述鳍部延伸方向相垂直的方向上，所述顶部鳍部的宽度小于所述底部鳍部的宽度；在所述鳍部露出的衬底上形成隔离结构，所述隔离结构至少覆盖所述底部鳍部的侧壁，且所述隔离结构顶部低于所述鳍部顶部。本发明通过形成宽度更大的底部鳍部，增大了所述底部鳍部的体积、以及所述鳍部和所述衬底的接触面面积，相应增强器件工作时产生的热量向衬底内的散发效果，从而提高了器件的散热性能，相应改善了器件的自发热效应，进而使器件性能得到改善。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应 (short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面 MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管 (FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，改善器件性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；图形化所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括底部鳍部以及位于所述底部鳍部上的顶部鳍部，与所述鳍部延伸方向相垂直的方向上，所述顶部鳍部的宽度小于所述底部鳍部的宽度；在所述鳍部露出的衬底上形成隔离结构，所述隔离结构至少覆盖所述底部鳍部的侧壁，且所述隔离结构顶部低于所述鳍部顶部。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；凸出于所述衬底的鳍部，所述鳍部包括底部鳍部以及位于所述底部鳍部上的顶部鳍部，与所述鳍部延伸方向相垂直的方向上，所述顶部鳍部的宽度小于所述底部鳍部的宽度；隔离结构，位于所述鳍部露出的衬底上，所述隔离结构至少覆盖所述底部鳍部的侧壁，且所述隔离结构顶部低于所述鳍部顶部。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例图形化基底后，所形成的鳍部包括底部鳍部以及位于所述底部鳍部上的顶部鳍部，与所述鳍部延伸方向相垂直的方向上，所述顶部鳍部的宽度小于所述底部鳍部的宽度；通过形成宽度更大的底部鳍部，增大了所述底部鳍部的体积、以及所述鳍部和衬底的接触面面积，相应增强器件工作时产生的热量向衬底内的散发效果，从而提高了器件的散热性能，相应改善了器件的自发热效应(self-heating effect)，进而使器件性能得到改善。

可选方案中，形成顶部鳍部后，在所述顶部鳍部的侧壁上形成侧壁层，且以所述侧壁层为掩膜，对所述顶部鳍部露出的剩余基底进行第二图形化处理，以形成所述底部鳍部；通过在所述顶部鳍部的侧壁上形成侧壁层，易于通过控制所述侧壁层厚度的方式，控制所述底部鳍部的宽度，有利于降低形成所述底部鳍部的工艺难度、提高所述底部鳍部的宽度精准度。

可选方案中，所述基底包括器件单元区，所述器件单元区包括中心区域以及位于所述中心区域两侧的边缘区域，在第二图形化处理后，所述中心区域的底部鳍部为一体结构，以进一步增加所述中心区域的底部鳍部体积、以及中心区域的鳍部和衬底的接触面面积，从而进一步改善器件的自发热效应。

附图说明